JP7848609B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関する。

アクティブマトリクス型の液晶表示装置は、ロウ方向にそれぞれが延びかつ走査信号が入力される複数の走査線と、カラム方向にそれぞれが延びかつ画像信号が入力される複数の信号線と、複数の走査線と複数の信号線とが交差する複数の交差領域にそれぞれ配置された複数の画素とを備える。複数の画素は、画素アレイを構成する。画素は、ＴＦＴ基板に設けられた、アクティブ素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備える。

複数の走査線を駆動する走査線駆動回路を画素アレイの１辺に配置した液晶表示装置が知られている。このような構造は、例えば、ＧＩＰ（gate in panel）構造と呼ばれている。走査線駆動回路は、複数の走査線を走査するシフトレジスタ回路を備える。シフトレジスタ回路は、複数のＴＦＴを用いて構成される。シフトレジスタ回路を構成する複数のＴＦＴは、ＴＦＴ基板に形成される。

ＧＩＰ構造において、走査線駆動回路の上部には、遮光層（ブラックマトリクスという）が配置される。ブラックマトリクスは、ＴＦＴ基板に対向する対向基板に設けられる。ブラックマトリクスは、例えば、遮光性を有するクロムを含むように構成される。このように構成されたブラックマトリクスでは、液層層側の面にバックライトからの光が入射し、バックライトからブラックマトリクスに入射した光は、液晶層側に反射される。ブラックマトリクスで反射された反射光は、走査線駆動回路に含まれる複数のＴＦＴに照射される。ＴＦＴに光が照射されると、光リーク電流が発生し、走査線駆動回路が誤動作をするという問題がある。

特開２０００－２７５６７６号公報

本発明は、安定した動作が可能な液晶表示装置を提供する。

本発明の第１態様によると、第１及び第２基板と、前記第１及び第２基板に挟まれた液晶層と、前記第１基板の表示領域に配置され、複数の画素を含む画素アレイと、前記画素アレイに配置された複数の走査線と、前記第１基板に設けられ、前記表示領域の周囲の周辺領域に配置され、前記複数の走査線に接続され、複数のトランジスタを含む走査線駆動回路と、前記第２基板に設けられ、前記複数の画素の境界と、前記周辺領域とを遮光するように構成されたブラックマトリクスと、前記周辺領域における前記ブラックマトリクス上に配置されたカラー樹脂層とを具備する液晶表示装置が提供される。

本発明の第２態様によると、前記カラー樹脂層は、赤である、第１態様に係る液晶表示装置が提供される。

本発明の第３態様によると、前記カラー樹脂層は、赤のカラー樹脂層と、赤以外の色のカラー樹脂層との積層膜で構成される、第１態様に係る液晶表示装置が提供される。

本発明の第４態様によると、前記赤以外の色のカラー樹脂層は、緑である、第３態様に係る液晶表示装置が提供される。

本発明の第５態様によると、前記複数のトランジスタの各々は、アモルファスシリコンからなる半導体層を含む、第１態様に係る液晶表示装置が提供される。

本発明の第６態様によると、前記複数のトランジスタの各々は、ＴＦＴ（Thin Film Transistor）で構成される、第１態様に係る液晶表示装置が提供される。

本発明の第７態様によると、前記ブラックマトリクスは、酸化クロム層とクロム層とが前記第１基板側から順に積層されて構成される、第１態様に係る液晶表示装置が提供される。

本発明の第８態様によると、前記第１基板に白色光を照射するバックライトをさらに具備する、第１態様に係る液晶表示装置が提供される。

本発明によれば、安定した動作が可能な液晶表示装置を提供することができる。

図１は、本発明の第１実施形態に係る液晶表示装置のブロック図である。 図２は、図１に示した画素アレイの回路図である。 図３は、液晶表示装置のレイアウトを説明する平面図である。 図４は、ブラックマトリクスの構成を説明する平面図である。 図５は、図４のＡ－Ａ´線に沿った液晶表示装置の断面図である。 図６は、図５に示したＴＦＴの断面図である。 図７は、カラー樹脂層の構成を説明する平面図である。 図８は、バックライトのスペクトルの一例を説明するグラフである。 図９は、カラーフィルタの分光透過率を説明するグラフである。 図１０は、ブラックマトリクスで反射した反射光の光強度を説明するグラフである。 図１１は、アモルファスシリコンの分光感度を説明するグラフである。 図１２は、比較例に係る液晶表示装置の断面図である。 図１３は、本発明の第２実施形態に係る液晶表示装置の断面図である。 図１４は、変形例に係る液晶表示装置の断面図である。 図１５は、本発明の第３実施形態に係る液晶表示装置のレイアウトを説明する平面図である。 図１６は、第３実施形態に係るブラックマトリクスの構成を説明する平面図である。 図１７は、第３実施形態に係るカラー樹脂層の構成を説明する平面図である。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。

［１］ 第１実施形態
［１－１］ 液晶表示装置１の全体構成
図１は、本発明の第１実施形態に係る液晶表示装置１のブロック図である。液晶表示装置１は、画素アレイ２、バックライト（照明装置）３、走査線駆動回路４、信号線駆動回路５、共通電極駆動回路６、電圧生成回路７、及び制御回路８を備える。

画素アレイ２は、マトリクス状に配置された複数の画素ＰＸを備える。画素アレイ２には、それぞれがロウ方向に延びる複数の走査線ＧＬ１～ＧＬｍと、それぞれがカラム方向に延びる複数の信号線ＳＬ１～ＳＬｎとが配設される。“ｍ”及び“ｎ”はそれぞれ、２以上の整数である。走査線ＧＬと信号線ＳＬとの交差領域には、画素ＰＸが配置される。

バックライト３は、画素アレイ２の背面に光を照射する面光源である。バックライト３としては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。バックライト３は、白色光を発光する複数の白色ＬＥＤを備える。

走査線駆動回路４は、複数の走査線ＧＬに接続される。走査線駆動回路４は、制御回路８から送られる制御信号に基づいて、画素ＰＸに含まれるスイッチング素子をオン／オフするための走査信号を画素アレイ２に送る。走査線駆動回路４は、複数の走査線ＧＬを順に走査するためのシフトレジスタ回路を備える。シフトレジスタ回路は、１フレーム期間ごとに、複数の走査線に対して順に走査信号をシフトさせる。

信号線駆動回路５は、複数の信号線ＳＬに電気的に接続される。信号線駆動回路５は、制御回路８から制御信号、及び表示データを受ける。信号線駆動回路５は、制御信号に基づいて、表示データに対応する複数の階調信号（駆動電圧）を画素アレイ２に送る。

共通電極駆動回路６は、共通電圧Ｖｃｏｍを生成し、これを画素アレイ２内の共通電極に供給する。電圧生成回路７は、液晶表示装置１の動作に必要な各種電圧を生成して各回路に供給する。

制御回路８は、液晶表示装置１の動作を統括的に制御する。制御回路８は、外部から画像データＤＴ及び制御信号ＣＮＴを受ける。制御回路８は、画像データＤＴに基づいて、各種制御信号を生成し、これら制御信号を、対応する回路に送る。

図２は、図１に示した画素アレイ２の回路図である。図２のＸ方向は、走査線が延びるロウ方向であり、Ｙ方向は、信号線が延びるカラム方向である。

画素アレイ２には、複数の走査線ＧＬ１～ＧＬｍ、及び複数の信号線ＳＬ１～ＳＬｎが配設される。

画素ＰＸは、スイッチング素子（アクティブ素子）９、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子９としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。なお、トランジスタのソース及びドレインは、トランジスタに流れる電流の向きによって変化するが、以下の説明では、トランジスタの接続状態の一例を説明する。しかし、ソース及びドレインが名称通りに固定されるものでないことは勿論である。

ＴＦＴ９のソースは、信号線ＳＬに接続され、そのゲートは、走査線ＧＬに接続され、そのドレインは、液晶容量Ｃｌｃの一方の電極に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。液晶容量Ｃｌｃの他方の電極には、共通電極駆動回路６により共通電圧Ｖｃｏｍが印加される。

蓄積容量Ｃｓの一方の電極は、液晶容量Ｃｌｃの一方の電極に接続される。蓄積容量Ｃｓの他方の電極には、共通電極駆動回路６により共通電圧Ｖｃｏｍが印加される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積容量線と、これらに挟まれた絶縁層とにより構成される。蓄積容量Ｃｓの他方の電極（蓄積容量線）には、共通電圧Ｖｃｏｍと異なる蓄積容量電圧を印加してもよい。

［１－２］ 液晶表示装置１の具体的な構成
次に、液晶表示装置１の具体的な構成について説明する。図３は、液晶表示装置１のレイアウトを説明する平面図である。

液晶表示装置１は、ＴＦＴ基板１０、画素アレイ２、２個の走査線駆動回路４－１、４－２、及び集積回路（ＩＣ：integrated circuit）１１を備える。走査線駆動回路４－１、４－２は、図１の走査線駆動回路４に対応する。

ＴＦＴ基板１０は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又はプラスチック基板）から構成される。ＴＦＴ基板１０上には、画素アレイ２、走査線駆動回路４－１、４－２、及び集積回路１１が設けられる。ＴＦＴ基板１０の上方にはＣＦ（カラーフィルタ）基板（図示せず）が配置され、ＴＦＴ基板１０及びＣＦ基板間には液晶層（図示せず）が配置される。

液晶表示装置１は、表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＰＡとを有する。表示領域ＤＡは、画像が表示される領域である。周辺領域ＰＡは、画素アレイ２の動作を制御する周辺回路が配置される領域である。

ＴＦＴ基板１０の表示領域ＤＡには、画素アレイ２が設けられる。画素アレイ２には、それぞれがＸ方向に延びる複数の走査線ＧＬと、それぞれがＹ方向に延びる複数の信号線ＳＬとが配設される。

ＴＦＴ基板１０の周辺領域ＰＡには、走査線駆動回路４－１、４－２が設けられる。走査線駆動回路４－１、４－２は、画素アレイ２のＸ方向両側にそれぞれ配置される。走査線駆動回路４－１は、奇数番目の走査線ＧＬに接続され、奇数番目の走査線ＧＬを駆動する。走査線駆動回路４－２は、偶数番目の走査線ＧＬに接続され、偶数番目の走査線ＧＬを駆動する。

ＴＦＴ基板１０の周辺領域ＰＡのうちＹ方向の端部には、集積回路１１が配置される。集積回路１１は、信号線駆動回路５、共通電極駆動回路６、電圧生成回路７、及び制御回路８を備える。集積回路１１は、ＩＣチップで構成される。走査線駆動回路４－１、４－２は、複数の配線１２を用いて集積回路１１に接続される。複数の信号線ＳＬは、集積回路１１に接続される。

次に、ブラックマトリクス（遮光層ともいう）１４の構成について説明する。図４は、ブラックマトリクス１４の構成を説明する平面図である。図４において、ブラックマトリクス１４は、斜めのハッチングを付して示している。

液晶表示装置１は、ＴＦＴ基板１０の上方に設けられたＣＦ基板１３と、ＣＦ基板１３に設けられたブラックマトリクス１４とを備える。ＣＦ基板１３は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又はプラスチック基板）から構成される。例えば、ＣＦ基板１３のＸ方向に長さは、ＴＦＴ基板１０のＸ方向に長さと同じである。ＣＦ基板１３のＹ方向に長さは、ＴＦＴ基板１０のＹ方向に長さより短い。ＴＦＴ基板１０のうちＣＦ基板１３より長い部分には、集積回路１１が配置される。

ブラックマトリクス１４は、色の異なる画素の境界を遮光することで、コントラストを向上させる機能を有する。ブラックマトリクス１４は、画素ＰＸごとに設けられた開口部を有し、複数の画素ＰＸの境界に設けられる。図４のマトリクス状に配置された四角が画素ＰＸを表している。図４では、赤、緑、及び青の画素（図４のＲ、Ｇ、Ｂ）を色のハッチングで示している。本実施形態では、カラーフィルタの配列としては、ストライプ配列を一例として示しているが、これに限定されるのもではなく、モザイク配列、及びデルタ配列を含む任意の配列を適用可能である。画素ＰＸのサイズは、実際には図示したサイズよりも十分小さい。

また、ブラックマトリクス１４は、周辺領域ＰＡを覆うように配置される。ブラックマトリクス１４で覆われた周辺領域ＰＡは、液晶表示装置１の額縁に対応する。額縁は、観察者からは黒の領域として視認される。周辺領域ＰＡに配置される素子（トランジスタを含む）は、ブラックマトリクス１４によって遮光される。

次に、液晶表示装置１の積層構造について説明する。図５は、図４のＡ－Ａ´線に沿った液晶表示装置１の断面図である。なお、図５では、液晶表示装置１のＸ方向に沿った左側の領域を中心に示しているが、右側の領域は、図５の構成を線対称にした構成である。

液晶表示装置１は、スイッチング素子（ＴＦＴ）及び画素電極などが形成されるＴＦＴ基板１０と、ＴＦＴ基板１０に対向配置されかつカラーフィルタなどが形成されるＣＦ基板１３とを備える。

液晶層２０は、ＴＦＴ基板１０及びＣＦ基板１３間に挟持及び充填される。具体的には、液晶層２０は、ＴＦＴ基板１０、ＣＦ基板１３、及びシール材２１によって包囲された領域内に封入される。シール材２１は、例えば、紫外線硬化樹脂、熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴ基板１０又はＣＦ基板１３に塗布された後、紫外線照射、又は加熱等により硬化させられる。

液晶層２０を構成する液晶材料は、印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。本実施形態では、ＶＡ（Vertical Alignment）モードを一例として説明する。液晶モードは、ＶＡモードに限定されず、ＴＮ（Twisted Nematic）モード、又はホモジニアスモードなどを用いてもよい。ＶＡモードでは、液晶層２０として、負の誘電率異方性を有するネガ型（Ｎ型）のネマティック液晶が用いられる。液晶層２０は、初期状態において、垂直配向される。液晶分子は、無電圧（無電界）時には基板の主面に対してほぼ垂直に配向する。電圧印加（電界印加）時には、液晶分子のダイレクタが水平方向（基板の主面に平行な方向）に向かって傾く。

次に、ＴＦＴ基板１０側の構成について説明する。ＴＦＴ基板１０の液晶層２０と反対側には、偏光板２２が設けられる。偏光板２２は、直線偏光板で構成され、互いに直交する透過軸及び吸収軸を有する。偏光板２２の透過軸は、液晶表示装置１の表示モード（ノーマリーブラックモード又はノーマリーホワイトモード）に応じて適宜設定される。

偏光板２２のＴＦＴ基板１０と反対側には、バックライト３が配置される。バックライト３は、遮光テープ２３により偏光板２２に接着される。遮光テープ２３は、バックライト３及び偏光板２２の外周に沿って設けられ、枠形状を有する。遮光テープ２３は、光を遮光する機能を有し、その上面及び底面に粘着材を有する。遮光テープ２３の底面の接着材は、バックライト３に接着し、遮光テープ２３の上面の接着材は、偏光板２２に接着する。遮光テープ２３は、例えば、黒色の両面テープで構成される。

ＴＦＴ基板１０の液晶層２０側には、画素ＰＸごとに、スイッチング素子９が設けられる。スイッチング素子９としては、例えばＴＦＴが用いられ、またｎチャネルＴＦＴが用いられる。ＴＦＴ９をトランジスタとも称する。

図６は、図５に示したＴＦＴ９の断面図である。ＴＦＴ９は、ゲート電極がソース電極及びドレイン電極よりも下方（基板側）に設けられた逆スタガ型（ボトムゲート型ともいう）である。本実施形態では、チャネルエッチ型のＴＦＴを例に挙げて説明する。チャネルエッチ型のＴＦＴは、ソース電極及びドレイン電極を加工する際に、半導体層も多少エッチングするような製法で製造されたＴＦＴである。ＴＦＴ９は、エッチングストッパー型であってもよい。エッチングストッパー型のＴＦＴは、半導体層上に形成されたエッチングストッパー層を用いてソース電極及びドレイン電極を加工するような製法で製造されたＴＦＴである。

ＴＦＴ基板１０上には、Ｘ方向に延びるゲート電極ＧＬが設けられる。ゲート電極ＧＬは、走査線として機能する。ゲート電極ＧＬとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。

ＴＦＴ基板１０及びゲート電極ＧＬ上には、ゲート絶縁膜（絶縁層ともいう）２５－１が設けられる。ゲート絶縁膜２５－１としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。

ゲート絶縁膜２５－１上には、半導体層３１が設けられる。半導体層３１としては、例えばアモルファスシリコンが用いられる。

半導体層３１上には、互いに離間したオーミックコンタクト層３２、３３が設けられる。オーミックコンタクト層３２、３３は、半導体層３１と電極との電気的接続を良好にする機能を有する。オーミックコンタクト層３２、３３は、高濃度のｎ型不純物が導入されたｎ^＋型半導体層で構成される。

オーミックコンタクト層３２上には、ソース電極３４が設けられる。オーミックコンタクト層３３上には、ドレイン電極３５が設けられる。ソース電極３４及びドレイン電極３５としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。

半導体層３１、ソース電極３４、及びドレイン電極３５上には、絶縁層２５－２が設けられる。絶縁層２５－２としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。

図５に戻り、ＴＦＴ基板１０の周辺領域ＰＡには、走査線駆動回路４－１、４－２に含まれる複数のトランジスタ２４が設けられる。複数のトランジスタ２４の各々は、ＴＦＴで構成され、画素ＰＸに含まれるＴＦＴ９と同じ構成である。トランジスタ２４をＴＦＴとも称する。

ＴＦＴ基板１０、ＴＦＴ９、及びＴＦＴ２４上には、絶縁層２５が設けられる。絶縁層２５としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。絶縁層２５は、図６に示したゲート絶縁膜２５－１、及び絶縁層２５－２を含む。

なお、図示は省略するが、ゲート絶縁膜２５－１上には、Ｙ方向に延びる信号線ＳＬが設けられる。信号線ＳＬは、ＴＦＴ９のソース電極に電気的に接続される。また、ゲート絶縁膜２５－１上には、ＴＦＴ２４のソース電極及びドレイン電極に接続された複数の配線が設けられる。

絶縁層２５上には、画素ＰＸごとに画素電極２６が設けられる。画素電極２６の面積は、画素ＰＸの面積より若干小さく設定される。画素電極２６は、コンタクト（図示せず）を介して、ＴＦＴ９のドレイン電極に電気的に接続される。画素電極２６は、透明電極で構成され、例えばＩＴＯ（インジウム錫酸化物）で構成される。

画素電極２６及び絶縁層２５上には、液晶層２０の配向を制御する配向膜（図示せず）が設けられる。配向膜は、液晶層２０の初期状態において、液晶分子を垂直に配向させる。

次に、ＣＦ基板１３側の構成について説明する。
ＣＦ基板１３の液晶層２０と反対側には、偏光板２７が設けられる。偏光板２７は、直線偏光板で構成され、互いに直交する透過軸及び吸収軸を有する。偏光板２７の透過軸は、液晶表示装置１の表示モード（ノーマリーブラックモード又はノーマリーホワイトモード）に応じて適宜設定される。例えば、偏光板２２及び偏光板２７は、互いの透過軸が直交するように、すなわち直交ニコル状態で配置される。

ＣＦ基板１３の液晶層２０側には、遮光層（ブラックマトリクス、ブラックマスクともいう）１４が設けられる。ブラックマトリクス１４は、複数の画素ＰＸの境界に設けられる。ブラックマトリクス１４は、平面視において、信号線ＳＬ、走査線ＧＬ、及びＴＦＴ９（特に半導体層１５）を覆うように配置される。また、ブラックマトリクス１４は、異なる色のカラーフィルタの境界に配置される。ブラックマトリクス１４は、画素ＰＸの境界で発生する不要な光を遮光し、コントラストを向上させる機能を有する。

さらに、ブラックマトリクス１４は、周辺領域ＰＡに設けられ、ＣＦ基板１３の周辺領域ＰＡ全体を覆うように設けられる。ブラックマトリクス１４は、ＣＦ基板１３側から入射する外光を遮光する機能を有する。ブラックマトリクス１４は、走査線駆動回路４－１、４－２に含まれる複数のトランジスタ２４に入射する外光を遮光する。

ブラックマトリクス１４は、例えば、酸化クロム層１４Ａとクロム層１４Ｂとの積層膜で構成される。酸化クロム層１４ＡがＣＦ基板１３側に配置され、クロム層１４Ｂが液晶層２０側に配置される。酸化クロム層１４Ａは、主に、ＣＦ基板１３側から入射する光がブラックマトリクス１４で反射するのを抑制する機能を有する。クロム層１４Ｂは、主に、光を遮光する機能を有する。

表示領域ＤＡにおけるＣＦ基板１３及びブラックマトリクス１４上には、カラーフィルタ２８が設けられる。カラーフィルタ２８は、赤フィルタ２８Ｒ、緑フィルタ２８Ｇ、及び青フィルタ２８Ｂを備える。一般的なカラーフィルタは、光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（画素）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ９及び画素電極２６は、サブピクセルごとに設けられる。本明細書の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。本明細書では、赤フィルタ２８Ｒ、緑フィルタ２８Ｇ、及び青フィルタ２８Ｂを特に区別する必要がない場合は、これらをカラーフィルタ２８と称する。

なお、カラーフィルタ２８全体のうち外周部分に形成されたカラーフィルタの一部は、パターンの精度が低い場合がある。このため、図５の例では、表示領域ＤＡと周辺領域ＰＡとの境界部分に形成されたカラーフィルタの一部は、画素として使用されない。

ここで、周辺領域ＰＡにおけるブラックマトリクス１４上には、赤のカラー樹脂層２９－１、２９－２が設けられる。図７は、カラー樹脂層２９－１、２９－２の構成を説明する平面図である。カラー樹脂層２９－１、２９－２を特に区別する必要がない場合は、カラー樹脂層２９と称する。

カラー樹脂層２９は、ブラックマトリクス１４による反射光を低減する機能を有する。カラー樹脂層２９は、赤の顔料が混入された樹脂で構成される。カラー樹脂層２９は、赤の顔料が混入された感光性のカラーレジストをブラックマトリクス１４上に塗布し、露光及び現像工程を経て形成される。例えば、カラー樹脂層２９は、赤フィルタ２８Ｒと同じ材料で構成される。

カラー樹脂層２９－１は、少なくとも走査線駆動回路４－１を覆う面積を有する。カラー樹脂層２９－１の画素アレイ２側の端部は、走査線駆動回路４－１の画素アレイ２側の端部と同じか、走査線駆動回路４－１の画素アレイ２側の端部より画素アレイ２側に配置される。カラー樹脂層２９－１の端部は、カラーフィルタ２８の端部（最も端に配置されたカラーフィルタ）に接している。

カラー樹脂層２９－２は、少なくとも走査線駆動回路４－２を覆う面積を有する。カラー樹脂層２９－２の画素アレイ２側の端部は、走査線駆動回路４－２の画素アレイ２側の端部と同じか、走査線駆動回路４－２の画素アレイ２側の端部より画素アレイ２側に配置される。カラー樹脂層２９－２の端部は、カラーフィルタ２８の端部（最も端に配置されたカラーフィルタ）に接している。

なお、カラー樹脂層２９は、画素アレイ２のＹ方向における両側には、配置してもよいし、配置しなくてもよい。典型的には、カラー樹脂層２９は、画素アレイ２のＹ方向における両側には配置されない。

カラーフィルタ２８及びカラー樹脂層２９上には、共通電極３０が設けられる。共通電極３０は、少なくとも全ての画素電極２６に対向する面積を有する。共通電極３０は、透明電極で構成され、例えばＩＴＯで構成される。

共通電極３０上には、液晶層２０の配向を制御する配向膜（図示せず）が設けられる。配向膜は、液晶層２０の初期状態において、液晶分子を垂直に配向させる。

［１－３］ 動作
上記のように構成された液晶表示装置１の動作について説明する。

図８は、バックライト３のスペクトルの一例を説明するグラフである。図８の縦軸が相対強度、横軸が波長（ｎｍ）を表している。

バックライト３は、複数の白色ＬＥＤを備え、白色光を発光する。バックライト３が発光した白色光は、波長４５０ｎｍ付近にピークを持つ。

図９は、カラーフィルタの分光透過率を説明するグラフである。図９の縦軸が透過率（％）、横軸が波長（ｎｍ）を表している。図９において、“Ｒ”は、赤フィルタ２８Ｒの分光透過率、“Ｇ”は、緑フィルタ２８Ｇの分光透過率、“Ｂ”は、青フィルタ２８Ｂの分光透過率を表している。

赤フィルタ２８Ｒは、赤色光を透過し、おおよそ６１０～７５０ｎｍの波長帯域の光を透過する。緑フィルタ２８Ｇは、緑色光を透過し、おおよそ５００～５６０ｎｍの波長帯域の光を透過する。青フィルタ２８Ｂは、青色光を透過し、おおよそ４３５～４８０ｎｍの波長帯域の光を透過する。

ここで、本実施形態では、周辺領域ＰＡにおけるブラックマトリクス１４上には、赤のカラー樹脂層２９が設けられる。カラー樹脂層２９の分光透過率は、図９の“Ｒ”の分光透過率と同じである。図９から理解できるように、カラー樹脂層２９は、波長４５０ｎｍ付近の光（青色光）の透過率が非常に低い。

周辺領域ＰＡにおいて、バックライト３が発光した白色光のうち大きな割合の光成分は、カラー樹脂層２９によって吸収される。よって、周辺領域ＰＡにおいて、ブラックマトリクス１４で反射される光成分（光強度）はより少ない。これにより、ブラックマトリクス１４で反射された反射光が、走査線駆動回路４－１、４－２に含まれるトランジスタ２４（特に半導体層）に照射されるのを抑制することができる。

図１０は、ブラックマトリクス１４で反射した反射光の光強度を説明するグラフである。図１０の縦軸が光強度（任意単位）、横軸が波長（ｎｍ）を表している。図１０において、“Ｒ”、“Ｇ”、“Ｂ”、“ＣＦなし”、“ＢＬ入射”は、以下の分光を表している。
Ｒ：バックライトから出射された光が赤フィルタを介してブラックマトリクス１４で反射された後の分光
Ｇ：バックライトから出射された光が緑フィルタを介してブラックマトリクス１４で反射された後の分光
Ｂ：バックライトから出射された光が青フィルタを介してブラックマトリクス１４で反射された後の分光
ＣＦなし：カラーフィルタ（ＣＦ）が無い状態で、バックライトから出射された光がブラックマトリクス１４で反射された後の分光
ＢＬ入射：バックライトから入射する分光

図１０から理解できるように、赤フィルタを透過した光は、４００～５７０ｎｍの波長帯域で光強度が十分に低い。よって、周辺領域ＰＡにおけるブラックマトリクス１４上に赤のカラー樹脂層２９を設けることで、ブラックマトリクス１４で反射された反射光が、走査線駆動回路４－１、４－２に含まれるトランジスタ２４に照射されるのを抑制することができる。

トランジスタ２４の半導体層に光が照射されると、トランジスタ２４において光リーク電流が発生する。この光リーク電流に起因して、走査線駆動回路４－１、４－２が誤動作を起こす可能性がある。

図１１は、アモルファスシリコンの分光感度を説明するグラフである。図１１の縦軸が相対分光感度、横軸が波長（ｎｍ）を表している。

アモルファスシリコンは、トランジスタ２４の半導体層として用いられる。図１１から理解できるように、アモルファスシリコンの分光感度は、波長４５０ｎｍ付近にピークを持つ。アモルファスシリコンの分光感度のピークは、バックライト３の光強度のピークと波長がおおよそ一致する。

本実施形態では、バックライト３の光強度のピークをカラー樹脂層２９で吸収することができる。よって、トランジスタ２４の光リーク電流をより低減できる。

［１－４］ 比較例
次に、比較例について説明する。図１２は、比較例に係る液晶表示装置の断面図である。図１２に対応する平面図は、図４と同じである。

比較例に係る液晶表示装置では、周辺領域ＰＡにおいて、ブラックマトリクス１４上にカラー樹脂層２９が設けられてない。周辺領域ＰＡにおいて、ブラックマトリクス１４上には、共通電極３０が設けられる。

周辺領域ＰＡにおいて、バックライト３が発光した白色光は、ブラックマトリクス１４で反射され、ブラックマトリクス１４で反射された反射光は、走査線駆動回路４－１、４－２に含まれるトランジスタ２４に照射される。よって、比較例では、トランジスタ２４の光リーク電流に起因して、走査線駆動回路４－１、４－２が誤動作を起こす可能性がある。比較例において、ブラックマトリクス１４で反射される反射光の光強度は、図１０の“ＣＦなし”で表される。

これに対して、本実施形態では、バックライト３が発光した白色光を、赤のカラー樹脂層２９が吸収することができる。これにより、トランジスタ２４の光リーク電流を低減できるため、走査線駆動回路４－１、４－２が誤動作を起こすのを抑制できる。

［１－５］ 変形例
上記実施形態では、周辺領域ＰＡに設けられたカラー樹脂層２９は、赤の樹脂の単層で構成される。変形例として、カラー樹脂層２９は、緑のカラー樹脂層で構成してもよい。緑のカラー樹脂層は、緑フィルタ２８Ｇと同じ材料で構成される。

バックライトから出射された光が緑フィルタを介してブラックマトリクス１４で反射された後の分光は、図１０の“Ｇ”で示される。図１０から理解できるように、緑フィルタは、４００～４８０ｎｍの波長帯域で光強度が十分に低い。すなわち、緑フィルタは、バックライトから出射された白色光のうち波長４５０ｎｍ付近のピークを吸収することができる。よって、変形例においても、トランジスタ２４の光リーク電流を低減できる。

また、カラー樹脂層２９は、赤のカラー樹脂層と、赤以外の色のカラー樹脂層との積層膜で構成してもよい。例えば、カラー樹脂層２９は、赤のカラー樹脂層と、緑のカラー樹脂層との積層膜で構成される。緑のカラー樹脂層は、緑の顔料が混入された樹脂で構成される。緑のカラー樹脂層は、緑フィルタ２８Ｇと同じ材料で構成される。この変形例によれば、カラー樹脂層２９の光吸収率をより高くすることができる。

また、カラー樹脂層２９は、赤のカラー樹脂層と、緑のカラー樹脂層と、青のカラー樹脂層とを含む３層の積層膜で構成してもよい。青のカラー樹脂層は、青の顔料が混入された樹脂で構成される。青のカラー樹脂層は、青フィルタ２８Ｂと同じ材料で構成される。この変形例によれば、カラー樹脂層２９の光吸収率をより高くすることができる。

［１－６］ 第１実施形態の効果
第１実施形態では、周辺領域ＰＡにおいて、ブラックマトリクス１４上に赤のカラー樹脂層２９を設けるようにしている。周辺領域ＰＡにおいて、赤のカラー樹脂層２９は、バックライト３が発光した白色光がブラックマトリクス１４で液晶層２０側に反射される反射光を吸収することができる。これにより、周辺領域ＰＡにおいてブラックマトリクス１４で反射された反射光が、走査線駆動回路４－１、４－２に含まれる複数のトランジスタ２４に照射されるのを抑制することができる。

また、ＴＦＴで構成されるトランジスタ２４の光リーク電流を低減できる。これにより、シフトレジスタ回路を含む走査線駆動回路４－１、４－２が誤動作するのを抑制することができる。ひいては、安定した動作が可能な液晶表示装置を実現できる。

［２］ 第２実施形態
第２実施形態は、カラー樹脂層２９及びカラーフィルタ２８の他の構成例である。

図１３は、本発明の第２実施形態に係る液晶表示装置１の断面図である。図１３に対応する平面図は、図４及び図７と同じである。

表示領域ＤＡには、カラーフィルタ２８（複数の赤フィルタ２８Ｒ、複数の緑フィルタ２８Ｇ、及び複数の青フィルタ２８Ｂを含む）が設けられる。周辺領域ＰＡにおけるブラックマトリクス１４上には、赤のカラー樹脂層２９－１、２９－２が設けられる。カラー樹脂層２９－１、２９－２はそれぞれ、少なくとも走査線駆動回路４－１、４－２を覆う面積を有する。

カラー樹脂層２９－１とカラーフィルタ２８とは連続するように形成されていない。カラー樹脂層２９－１とカラーフィルタ２８とは、接触しておらず、間隔を空けて配置される。カラー樹脂層２９－２の構成も、カラー樹脂層２９－１と同じである。

このように、カラー樹脂層２９とカラーフィルタ２８とが連続するように形成しなくてもよい。カラー樹脂層２９の面積は、周辺領域ＰＡに収まる範囲で任意に設定可能である。

図１４は、変形例に係る液晶表示装置１の断面図である。図１４に対応する平面図は、図４と同じである。

カラー樹脂層２９－１とカラーフィルタ２８とが間隔を空けて配置されるのは、図１３と同じである。カラー樹脂層２９－１は、少なくとも走査線駆動回路４－１を覆う面積を有する。さらに、カラー樹脂層２９－１は、走査線駆動回路４－１の端部よりも画素アレイ２側に配置される。すなわち、平面視において、カラー樹脂層２９－１は、余裕を持って走査線駆動回路４－１を覆うように構成される。カラー樹脂層２９－２の構成も、カラー樹脂層２９－１と同じである。

変形例によれば、走査線駆動回路４－１、４－２に含まれるトランジスタ２４に照射される光をより低減できる。

［３］ 第３実施形態
第３実施形態は、走査線駆動回路４の他の構成例である。

図１５は、本発明の第３実施形態に係る液晶表示装置１のレイアウトを説明する平面図である。図１６は、第３実施形態に係るブラックマトリクス１４の構成を説明する平面図である。図１７は、第３実施形態に係るカラー樹脂層２９の構成を説明する平面図である。図１５及び図１６のＡ－Ａ´線に沿った断面図は、図５と同じである。図５において、走査線駆動回路４－１、カラー樹脂層２９－１がそれぞれ、走査線駆動回路４、カラー樹脂層２９に置き換えられる。図１６において、ブラックマトリクス１４は、斜めのハッチングを付して示している。

液晶表示装置１は、１個の走査線駆動回路４を備える。走査線駆動回路４は、画素アレイ２の例えば左側に配置される。走査線駆動回路４には、全ての走査線ＧＬが接続される。

カラー樹脂層２９は、少なくとも走査線駆動回路４を覆う面積を有する。カラー樹脂層２９の画素アレイ２側の端部は、走査線駆動回路４の画素アレイ２側の端部と同じか、走査線駆動回路４の画素アレイ２側の端部より画素アレイ２側に配置される。

このように、１個の走査線駆動回路４を画素アレイ２の片側のみに配置してもよい。そして、カラー樹脂層２９は、１個の走査線駆動回路４を覆うように配置される。画素アレイ２の右側には、カラー樹脂層２９を配置してもよいし、配置しなくてもよい。典型的には、カラー樹脂層２９は、画素アレイ２の右側には配置されない。また、カラー樹脂層２９は、画素アレイ２のＹ方向における両側には、配置してもよいし、配置しなくてもよい。典型的には、カラー樹脂層２９は、画素アレイ２のＹ方向における両側には配置されない。

第３実施形態によれば、第１実施形態と同じ効果を得ることができる。

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１…液晶表示装置、２…画素アレイ、３…バックライト、４…走査線駆動回路、５…信号線駆動回路、６…共通電極駆動回路、７…電圧生成回路、８…制御回路、９…ＴＦＴ、１０…ＴＦＴ基板、１１…集積回路、１２…配線、１３…ＣＦ基板、１４…ブラックマトリクス、２０…液晶層、２１…シール材、２２…偏光板、２３…遮光テープ、２４…ＴＦＴ、２５…絶縁層、２５－１…ゲート絶縁膜、２５－２…絶縁層、２６…画素電極、２７…偏光板、２８…カラーフィルタ、２８Ｒ…赤フィルタ、２８Ｇ…緑フィルタ、２８Ｂ…青フィルタ、２９…カラー樹脂層、３０…共通電極、３１…半導体層、３２，３３…オーミックコンタクト層、３３…オーミックコンタクト層、３４…ソース電極、３５…ドレイン電極。

Claims (7)

1. 第１及び第２基板と、
   前記第１及び第２基板に挟まれた液晶層と、
   前記第１基板の表示領域に配置され、複数の画素を含む画素アレイと、
   前記画素アレイに配置された複数の走査線と、
   前記第１基板に設けられ、前記表示領域の周囲の周辺領域に配置され、前記複数の走査線に接続され、複数のトランジスタを含む走査線駆動回路と、
   前記第２基板に設けられ、前記複数の画素の境界と、前記周辺領域とを遮光するように構成されたブラックマトリクスと、
   前記周辺領域における前記ブラックマトリクス上に配置され、前記複数のトランジスタを覆うように構成されたカラー樹脂層と、
   を具備し、
   前記ブラックマトリクスは、酸化クロム層とクロム層とが前記第１基板側から順に積層されて構成され、
   前記カラー樹脂層は、赤のカラー樹脂層と、赤以外の色のカラー樹脂層との積層膜で構成される
   液晶表示装置。
2. 前記赤以外の色のカラー樹脂層は、緑である
   請求項１に記載の液晶表示装置。
3. 前記カラー樹脂層は、赤のカラー樹脂層と、緑のカラー樹脂層と、青のカラー樹脂層との積層膜で構成される
   請求項１に記載の液晶表示装置。
4. 前記第２基板の前記表示領域に設けられたカラーフィルタをさらに具備し、
   前記カラー樹脂層は、前記カラーフィルタと間隔を空けて配置される
   請求項１に記載の液晶表示装置。
5. 前記複数のトランジスタの各々は、アモルファスシリコンからなる半導体層を含む
   請求項１に記載の液晶表示装置。
6. 前記複数のトランジスタの各々は、ＴＦＴ（Thin Film Transistor）で構成される
   請求項１に記載の液晶表示装置。
7. 前記第１基板に白色光を照射するバックライトをさらに具備する
   請求項１に記載の液晶表示装置。