JPH01100772A - セクタマーク検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光デイスク装置に使用されるセクタマーク
検出回路に関する。

〔従来の技術〕

従来、光デイスク装置は、その媒体面上に同心円または
螺旋状に形成されたトラックを有し、各トラックが更に
セクタと呼ばれる記録領域に分割され、トラックに沿っ
て記録を行うように構成されている。

以下、図面を参照して、光デイスク装置におけるセクタ
、および従来のセクタマーク検出回路について説明する
。

第７図は上述したセクタの構成を示す概略図である。図
示のように、セクタの先頭にはセクタの起点を示すセク
タマーク（８Ｍ）　１１が格納されている。次に、セク
タのアドレスを復調するためのクロックを作るフェーズ
ロックループ（ＰＬＬ）の引き込み区間１２が設けられ
ている。以下順に、セクタのアドレスの°始点を示す同
期マーク（ｓｙＮｃ）　ｔ　ｓ、セクタのロケーション
を示すアドレス領域１４が記録されている。更に、セク
タの使用済を示すフラグを記録する領域１５、データを
復調するためのクロックを生成するＰＬＬの引き込み区
間１６、データの始点を示す同期マーク（ＳＹＮＣ）　
１７、ユーザが情報を記録するデータ領域（ＤＡＴＡ）
　１８が設けられている。通常は、セクタマーク１１　
、ＰＬＬの引き込み区間１２、同期マーク１３、および
アドレス領域１４の内容は光デイスク媒体を製作する段
階で記録されている。このように構成されたセクタから
セクタマーク検出信号２１が得られ、この検出信号２１
を基準にしてＰＬＬ引き込み区間信号２２，２３、同期
マーク検出許可区間信号２４゜２５および記録再生制御
信号２６が生成される。

更に、第８図はセクタマークの構成例を示す図である。

図示のように、トラック２９に沿って、再生信号が“げ
になる５ビツト長のビット部３ａ、３ビツト長区間３１
．３ビツト長のビット部３２．７ビツト長区間３３が順
次２碌されている。

更に第９図は従来のセクタマーク検出回路として例えば
特開昭５８−１６９３３７号公報に示されたものを示す
ブロック図である。図において、光ディスク（図示しな
いンからの再生信号３８は増幅器３９に入力され、この
増幅器３９は増幅した再生信号４０を２値化回路４１に
与える。この２値化回路４１は２値化した幅情報信号４
２を幅検出回路４３に送出し、この幅検出回路４３で、
幅情報信号４２がセクタマークの構成要素か否かを弁別
される。この幅検出回路４３からの幅検出信号４４は直
並列回路４６に入力され、ここでパターンで分類され、
並列化される。この直並列回路４６からの並列出力４７
はしきい値論理回路４８に入力され、ここで５つの検出
信号のうち３つ以上があるときセクタマークと判定され
、検出信号４９として送出される。

第１０図（ａ）は第９図に示された２値化回路４１の詳
しいブロック図であシ、増幅された再生信号４０が微分
回路５１に入力されると、この微分回路５１は微分信号
５２を送出する。これを受けたピーク検出回路５３は微
分信号５２のピークに対応した幅情報信号４２を出力す
る。

第１０図（ｂ）　、　（Ｃ）　、　（ｄ）は、それぞれ
増幅された再生信号４０、微分信号５２、幅情報信号４
２の波形を示す図である。

次に、第１１図は第９図に示された幅検出回路４３の詳
しいブロック図であり、十分速いクロック発生器５５か
らのクロック信号５６をカウントするカウンタ５７は幅
情報信号４２によりカウントが制御され、カウント値５
８を出力する。このカウント値５８が入力されたデコー
ダ５９はカウント値５８に応じて幅検出信号４４を出力
する。

第１２図は第９図に示された直並列回路４６の詳しいブ
ロック図であり、５ビツト長のビット部３０の検出信号
６０と５ビツト長のビット検出信号６１がそれぞれ入力
されたシフトレジスタ６２゜６３は並列出力６４を出力
する。これを受けたしきい値論理回路６５は検出信号６
６を出力する。

次に、以上のように構成した従来のセクタマーク検出回
路の動作について説明する。

光ディスクからの再生信号３８は、増幅器Ｓ９によシ増
幅されて第１０図（ｂ）の増幅された再生信号となり、
更に微分回路５１で微分されて、第１０図ｒｅ）に示し
た微分信号４４であるパルスになる。

この微分信号４４のパルスはピーク検出回路５５により
正負両パルスのピークが検出され、第１０図（ｄ）に示
した幅情報信号４２が生成される。この幅情報信号４２
が入力されたカウンタ５７はクロック発生器５５からの
クロックのカウントを開始し、カウント値５８を出力す
る。これを受けたデコーダ５９は幅情報信号４２が停止
するとカウント値５８に対応した幅検出信号４４を出力
する。

カウント値５８が５ビツト長に相当するときは５ビット
長ビット検出信号６０が出力され、３ピツト長に相当す
るときは３ビット長ビット検出信号６１が出力される。

これ等の信号が入力されたシフトレジスタ６２．６５は
並列信号６４をしきい値論理回路６５に送出し、しきい
値論理回路６５は入力された並列信号６４を処理して、
検出信号６６を出力する。

ここで、しきい値論理回路６５の動作原理を説明すると
、このしきい値論理回路６５は入力信号ｎ個に対してｍ
個（ｍａｎ）以−ヒの一致が得られたと無出力を発生す
るように構成されている。即ち、組合わせの和（ｎ）＋
（ｍ♀、）＋・・・＋（Ｒ）に対する論理回路の組合わ
せで構成されている。今、第１２図に示したように（６
４＆）　、　（６４ｂ）　、　（６４Ｑ）　。

（６４（１）　、　（６４８）からなる並列信号６４に
対して検出信号を３と設定すると、（）＋（）＋（５）
＝１６個の組合わせで構成される。

第１３図は直並列回路４６としきい値論理回路４８から
セクタマーク検出信号２１（第７図）を得るときの動作
を説明するタイミング図である。

第１３図（Ａ）は第８図の場合と同様にトラック２９に
記録されたセクタマーク（ＢＭ）　１１を示す。光ディ
スクを回転させ、光学ヘッド（図示しない）でトラッキ
ングしながらセクタマーク（ＳＭ）　１１を読出すと、
時間ｔの経過に従って幅検出回路４３から５ビツト、３
ビット長の幅検出信号６０．６１が発生され、シフトレ
ジスタ６２．６５を介して並列信号６４となって送出さ
れる。この並列信号６４は６４ａ、６４ｂ、６４ｃ、６
４１，６４ｅからなり、それぞれ第１５図の（Ｂ）　、
　（０）　Ｉ　（Ｄ）　、（尊、（Ｆ）に示される。

例えば、ビット部７６で発生した幅検出信号４４は信号
６０．６４ａを経て第１３図（Ｂ）のパルス８１となっ
て現われ、また信号６０からシフトレジスタ６２を通っ
て信号６４ｅとなり、第１３図（Ｆ）のパルス８２とな
って現われる。同様にビット部８３で発生した幅検出信
号４４は信号６１としてシフトレジスタ６３を通り、信
号６４ｂ、６４ｃ、６４ｄを経てＪｔＳ図（Ｃ）のパル
ス８４、同図（ＤＪのパルス８５、同図（Ｅ）のパルス
８６となって現われる。その他のパルスも同様に現われ
る。同図（Ｇ）は各時刻において＠ビとなる信号の個数
を示したもので、図から明らかなように１＝０において
全ての並列出力６４ａ〜６４θが°１”となシ、他の時
刻においてはたかだか１個の出力だけが″げになるに過
ぎない。従って、しきい値論理回路６５からは１＝０の
みにおいてセクタマーク検出信号６６が出力される。同
図の（川はこの検出信号６６の位置を示したものである
。

〔発明が解決しようとする問題点〕

以上に説明したセクタマーク検出回路が備えるべき条件
として、不検出確率が低いこと、セクタマークの検出信
号がアドレスの検出や、記録再生処理に関するゲートの
作成の基準となるので、誤り検出が発生し難い構成を与
えることなどがあげられる。このような誤り検出を防止
するために従来セクタマークの検出許可区間を設けるこ
ともなされていたが、この場合は、光ディスクの回転角
速度を一定に制御していても、光デイスク製作時に作ら
れたトラックの回転中心と、使用時の光ディスクの回転
中心のずれによる偏心のため再生速度が変動するという
問題があった。このような変動は通常±１００　ＯＲＰ
Ｍ程度に達し、もしセクタを１０００バイト長とすると
、セクタマーク検出許可区間は±１バイト程度も必要に
なる。第１４図から第１８図まではこの状況を示したも
のである。

各図において、（ａ）はセクタマーク位置、（ｂ）は検
出許可区間、（Ｃ）は検出信号を示す。第１４図は変動
のない理想的な場合で、この場合検出許可区間は検出信
号の幅でよい。第１５図は使用時の回転半径がトラック
の半径より小さい場合を示したもので、９Ｇはトラック
中心を、９１は回転中心である。第１６図は第１５図の
検出状況を示したもので、検出信号位置は検出許可区間
の後刃にずれている。−万、第１７図は光ディスクを１
８０度回転させて使用時の回転半径がトラックの回転半
径より大きい場合を示したもので、第１８図はその検出
状況を示したものである。検出信号の位置は検出許可区
間の前方にずパている。第１９図は従来のセクタマーク
検出回路において誤検出が発生する状況を示したもので
ある。同図（Ａ）の９７．９８は記録膜の欠陥やノイズ
等により５ピツト長のビット部を３ピツト長に誤った場
合を示し、９９゜１００は３ビット長いビット部を５ピ
ツト長に誤った場合を示している。これ等の誤りにより
、１０１〜１０６と１０７〜１１０のパルス（斜線］で
示したように誤った幅検出信号が発生する。その結果、
同図（Ｇ）に示したように、しきい値論理回路６５に入
力される幅検出信号の個数は１１６，１１７の位置で３
個となり、時刻１　＝　０に対して一６ビツト、＋６ビ
ツト増減した時刻に対応する時刻ｔ＝−６，ｔ＝６の位
置で誤ったセクタマーク検出信号が発生することになる
。ここで、位［１１７での誤検出はセクタマークの再検
出を禁止する条件を加えることによシ容易に防止できる
が、位置１１６での誤検出は、セクタマーク検出許可区
間内にあり、正規のセクタマーク検出位ｆ！ｆ（ｔ＝ｏ
）より前なので有効な防止策がないという問題点があっ
た。

ここで、位置１１６でセクタマークを誤検出する確率に
ついて考えてみると、誤検出確率＝　Ｐａ　２＝１０−
８　となる、Ｐａはビット誤り率で、通常、光ディスク
では１０１程度の許容値が要求される。この誤り検出確
率は、１ケ月にわたって連続使用した場合は、２０（セ
クタ／トラフクンＸ　１８００　（ｒｐｍ）　Ｘ４５２
００（ｍｉｎ／月）＝１５（回／月］となり、１ケ月に
１５回誤りを検出することになる。セクタマークの検出
信号が記録再生などのための基１１信号である点を考え
ると大無な値である。このように従来のセクタマーク検
出回路によると誤り検出確゛率が高過ぎるという問題点
もあった。

この発明は、上述した問題点を解決するためになされた
もので、誤り検出の発生を抑制し、セクタマークを確実
に検出できるセクタマーク検出回路を提供することを目
的とする。

〔問題点を解決するための手段〕

この発明に係るセクタマーク検出回路は、光ディスクか
ら再生された再生信号を並列化する並列化手段と、この
並列化した再生信号を所要ビットに分割し、これ等の分
割した所要ビットのブロック毎に参照パターンと比較し
、これにより第１所定数以上の一致を検出する第１しき
い値論理回路と、この第１しきい値論理回路の出力から
前記第１所定数と異なる第２所定数以上の一致を検出す
る第２しきい値論理回路とを設けたものである。

〔作　用〕

この発明においては、第１しきい値論理回路を設けて欠
陥やノイズなどの不検出の要因を除去し、第２しきい値
論理回路を設けて各ブロックの一致数を検出するように
構成することにより、正規の位置で発生する一致ブロッ
ク数と誤りにより正規でない位置で発生する一致ブロッ
ク数の差を大きくすることができ、従って第２しきい値
を大きく設定でき、これにより誤検出を抑えることがで
きる。

〔実施例〕

以下、この発明の一実施例を図面につき説明する。

第１図はこの発明に係るセクタマーク検出回路の１実施
例を示すブロック図であり、図において光ディスクから
の再生信号１２Ｇを波形処理回路１２１はディジタル信
号１２２に変換する。この変換されたディジタル信号１
２２を信号並列化手段例えばシフトレジスタ１２３が受
け、６ビツト遅延させる。シフトレジスタ１２６からの
遅延後の出力１２４はシフトレジスタ１２５に入力され
る。以下同様に、シフトレジスタ出力はシフトレジスタ
を１２６→１２７→１２８→１２９　のように伝搬して
行く。−万、これ等のシフトレジスタ１２３．１２５〜
１２９の出力は第１しきい値論理回路１３５に入力され
る。即ち、この第１しきい値論理回路１６５は例えば６
個の論理回路１３６〜１４１から成り、それぞれの入力
にシフトレジスタ１２３．１２５〜１２９の各６本づつ
の並列出力を受け、６本のうちの５本以上が一致したと
きそれぞれ一致信号１４８〜１５３を出力する。これ等
の一致信号１４８〜１５３を第２しきい値論理回路１５
５が受け、６本の信号のうち４本以上が一致したとき、
セクタマーク検出信号１５６を出力する。

第２図は第１図に示した第１しきい値論理回路１３５の
具体的構成を示す回路図であり、工、から工６（第１図
のシフトレジスタの出力に対応）の６本の入力のうち５
本以上が＠Ｈ”の信号が各ＡＮＤゲ−）１５７に入力さ
れると、ＯＲゲート１５８を介して一致信号１４８〜１
５６が出力される。ここで入力信号工、〜工、の論理は
参照パターンが１Ｈ１のビット位置では工。が入力され
　ＩＩＬＩＩのビット位置では工。が入力されるとする
。本実施例では、以下の参照パターンが第１しきい値論
理回路１３５に設定される。即ち、第１しきい値論理回
路１３５中の論理回路１５６は（１１１１１０）、論理
回路１３７は（１１１０００）、論理回路１３８は（１
１１０００）、論理回路１３９は（ｏｏＯｏｏｏ）、論
理回路１４０は（００１１１Ｇ）、論理回路１４１は（
１１１１１０）に設定される。

第３図は第１しきい値論理回路１３５の参照パターンを
示す図である。第１しきい値論理回路１５５では第６図
（Ａ）〜（Ｇ）の各パターンにおいて一致信号１４８〜
１５３が出力される。（ａ）〜（ｆ）は論理回路１３６
〜１４１に対応している。

次に動作について説明する。

光ディスクからの再生信号１２０は波形処理回路１２１
に入力される。ここで微分演算などによりディジタル信
号１２２に変換処理される。このディジタル信号１２２
はシフトレジスタを１２３→１２５→１２６→１２７→
１２８→１２９　と伝搬し、それにつれて並列出力が第
１しきい値論理回路１３５の論理回路１３６〜１４１に
出力される。これら論理回路１３６〜１４１は６個の入
力信号について５個以上の一致検出を行い、一致信号１
４８〜１５３を出力する。第２しきい値論理回路１５５
は一致信号１４８〜１５３に対して４つ以上一致信号が
あることを検出してセクタマーク検出信号１５６を出力
する。

第４図はディジタル信号１２２と、第１しきい値論理回
路１３５の一致信号１４８〜１５３と、セクタマーク検
出信号１５６との発生についてのタイミング図である。

第４図（Ａ）はトラック１７０に記録されたセクタマー
ク、第４図（Ｂ）はそのディジタル信号１２２である。

更に、第４図（Ｃ）　、　（Ｋ）　ｔ　（Ｇ）。

（工）、（Ｋ）、（Ｍ）は、それぞれシフトレジスタ１
２３゜１２５〜１２９からの出力信号１２４，１５１〜
１３５を表わしているｅ第４図（Ｄ）　Ｉ　（Ｆ）　、
　＠　、　（、Ｔ）　、　（Ｌ）　、　（Ｎ）は第１し
きい値論理回路１３５の出力１４８〜１５６を示したも
のである。第４図（０）は各時点における第１しきい値
論理回路１３５の一致信号１４８〜１５６の数を示し、
第４図（Ｐ）はセクタマーク検出信号１５６の発生時点
を示している、図から明らかなように、第１しきい値論
理回路１６５の一致信号数が第゛２しきい値論理回路１
５５のしきい値４以上となるのは、ｔ＝０の正規位置だ
けであり、この位賀でセクタマーク検出信号１５６が出
力されることがわかる。

一万、第５図は誤りが発生したときの誤検出の状況を示
したものである。即ち、１ビット誤りと２ビット誤りの
発生により、第１しきい値論理回路１５５から誤って一
致信号１４８〜１５３が出力される時間位置と、一致信
号数、および誤って出力されたセクタマーク検出信号１
５６の時間位置を示したものである。

第５■（Ａ）〜（Ｐ）の各信号は第４図に示したものと
同じで、斜線は誤りの存在を特に示したものである。〔
発明が解決しようとする問題点〕の項に述べたように、
正規のセクタマーク検出位置以降（ｔ＞Ｏ）では誤検出
の発生は問題ではなく、セクタマーク検出許可区間外（
ｔ＜−８）においても誤検出は問題にならない。従って
、誤検出が問題になるのは、ｔ＝−１、ｔ＝−６，ｔ＝
−７の時点で発生するものに限られることＩ：なる。こ
こで誤検出確率についてみると、第６因に示したように
なる。

主要項はｔ＝−１、ｔ＝−ｂにおいて３ケ所の誤りによ
り誤検出するもので、５０．Ｐ８’　＋　４０．Ｐｅ’
　＝　１４　ＸＰｅ’　＝　１．４　Ｘ　１　Ｇ−１１
（Ｐｅ＝　１０−’　）　　である。この値は従来のセ
クタマーク検出回路に比べてろ桁も小さくなっている。

なお、上記実施例においては第８図に示したセクタマー
クの検出について説明したが、第８図のパターンに限ら
ず、他のフラグ等のパターンの検出についても上記と同
様の効果が得られる。

また、論理回路の構成も第２因に示したものに限られる
ことなく、不検出と誤検出の相互関係により設定される
しきい値に応じて他の任意の構成であってもよい。

〔発明の効果〕

以上説明したように、この発明は、光ディスクから再生
された再生信号を並列化する並列化手段と、この並列化
した再生信号を所要ビットに分割し、これ等の分割した
所要ビットのブロック毎に参照パターンと比較し、これ
により第１所定数以上の一致を検出する第１しきい値論
理回路と、この第１しきい値論理回路の出力から前記第
１所定数と異なる第２所定数以ヒの一致を検出する第２
しきい値論理回路とを設けたので、セクタマークの誤検
出が抑えられ、光デイスク装置の記録再生制御などの信
頼性が向上するという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示した第１しきい値論理回路の一例を示す回
路図、第３図は第１しきい値論理回路の参照パターンを
示す図、第４図はセクタマークの検出動作を説明するタ
イミング図、第５図は誤検出の状況を示すタイミング図
、第６図は誤検出確率を説明する図、第７図はセクタの
構成を示す概略図、第８図はセクタマークの１例を示す
図、第９図は従来のセクタマーク検出回路を示すブロッ
ク図、第１０図は第９図に示された２値化回路の詳しい
ブロック図および動作説明用波形図、第１１因は第９図
に示された幅検出回路の詳しいブロック図、第１２図は
第９図に示された直並列回路の詳しいブロック図、第１
３図は第９図に示された従来のセクタマーク検出回路の
検出動作を説明するタイミング図、第１４図はセクタマ
ーク検出許可区間についての説明図、第１５図は光デイ
スク使用時の偏心状況を説明する図、第１６因は第１５
図に示した状況におけるセクタマーク検出位置と検出許
可区間との関係を示す図、第１７図は第１５図と同じ光
デイスク使用時の偏心状況を説明する図、第１８図は第
１６図と同じセクタマ１２５．１２５〜１２９・・ンフ
トレジスタ、１３５・・第１しきい値論理回路、１５５
・・第２しきい値論理回路である。

Claims (1)

【特許請求の範囲】
1. 光ディスクから再生された再生信号を並列化する並列化
   手段と、この並列化した再生信号を所要ビットに分割し
   、これ等の分割した所要ビットのブロック毎に参照パタ
   ーンと比較し、これにより第１所定数以上の一致を検出
   する第１しきい値論理回路と、この第１しきい値論理回
   路の出力から前記第１所定数と異なる第２所定数以上の
   一致を検出する第２しきい値論理回路とを備え、この第
   ２しきい値論理回路からの出力に基づいてセクタに分割
   された記録領域の起点を示すセクタマークを検出するこ
   とを特徴とするセクタマーク検出回路。