JPH01100944A - 配線パターン設計方法及び配線構造 - Google Patents
配線パターン設計方法及び配線構造Info
- Publication number
- JPH01100944A JPH01100944A JP62259167A JP25916787A JPH01100944A JP H01100944 A JPH01100944 A JP H01100944A JP 62259167 A JP62259167 A JP 62259167A JP 25916787 A JP25916787 A JP 25916787A JP H01100944 A JPH01100944 A JP H01100944A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resonance
- layout
- band
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電気回路の配線パターン設計方法に於いて、
配線を介した寄生的な電気信号の回り込みを抑圧するた
めの配線レイアウトの設計方法及び配線構造に関するも
のである。
配線を介した寄生的な電気信号の回り込みを抑圧するた
めの配線レイアウトの設計方法及び配線構造に関するも
のである。
（従来の技術）
従来の電気回路の配線パターン設計方法は、配線を介し
た寄生的な電気信号の回り込みの機構に関する検討が盛
り込まれていないため、これにより設計された基板に回
路を実装した場合、回路の特性劣化、更には動作の不安
定を招く可能性が生じた。また、試作により回路の特性
劣化、動作の不安定が生じた場合、これを改善するため
の接地面レイアウトの修正に於いて、修正の方針を与え
る的確な指針が示されていないため、最適な設計が行え
ないという欠点があった。
た寄生的な電気信号の回り込みの機構に関する検討が盛
り込まれていないため、これにより設計された基板に回
路を実装した場合、回路の特性劣化、更には動作の不安
定を招く可能性が生じた。また、試作により回路の特性
劣化、動作の不安定が生じた場合、これを改善するため
の接地面レイアウトの修正に於いて、修正の方針を与え
る的確な指針が示されていないため、最適な設計が行え
ないという欠点があった。
（発明の目的）
本発明の目的は、これらの欠点を解決するために、配線
、特に接地面を介した電気信号の回り込みが接地面電位
の振動、共振を介した機構により生じる事に着目し、接
地面共振点を回路の動作周波数帯域内から排除するよう
にした配線パターン設計方法及び配線構造を提供するこ
とである。
、特に接地面を介した電気信号の回り込みが接地面電位
の振動、共振を介した機構により生じる事に着目し、接
地面共振点を回路の動作周波数帯域内から排除するよう
にした配線パターン設計方法及び配線構造を提供するこ
とである。
（問題点を解決するための手段）
誘電体基板、及びブレーナ構造集積回路に於ける配線レ
イアウトに対し、 （イ） 初期の配線を直流的に同電位となる（接続され
た）配線の集合に分割２分類し、（ロ） 分割９分類さ
れた各配線に対し、共振モード、共振周波数を算出し、 （ハ） 算出共振周波数が回路の動作周波数帯域内に存
在するか否かを判定し、 （ニ） （ハ）の判定結果、共振周波数が、帯域内に
存在する場合に、その共振モードの振動振幅情報に基づ
いて該当する配線レイアウトを修正し、（ロ）に戻り、 （ホ） （ハ）の判定結果、共振周波数が帯域内に存
在しない場合に該当するレイアウトをもって最終結果と
し動作を終えること及び、共振モードの振動振幅が最大
となる位置に基板を貫くスルーホールを設けた配線パタ
ーンを有すること。
イアウトに対し、 （イ） 初期の配線を直流的に同電位となる（接続され
た）配線の集合に分割２分類し、（ロ） 分割９分類さ
れた各配線に対し、共振モード、共振周波数を算出し、 （ハ） 算出共振周波数が回路の動作周波数帯域内に存
在するか否かを判定し、 （ニ） （ハ）の判定結果、共振周波数が、帯域内に
存在する場合に、その共振モードの振動振幅情報に基づ
いて該当する配線レイアウトを修正し、（ロ）に戻り、 （ホ） （ハ）の判定結果、共振周波数が帯域内に存
在しない場合に該当するレイアウトをもって最終結果と
し動作を終えること及び、共振モードの振動振幅が最大
となる位置に基板を貫くスルーホールを設けた配線パタ
ーンを有すること。
（作 用）
共振周波数に対応する共振モードの振動パターン情報を
用いて追加すべきスルーホールの位置を決定し、その共
振モードの振動振幅が最も大きい場所にスルーホールを
設けることにより、その振動モードを抑圧する。
用いて追加すべきスルーホールの位置を決定し、その共
振モードの振動振幅が最も大きい場所にスルーホールを
設けることにより、その振動モードを抑圧する。
（実施例）
第１図は本発明の電気回路の配線パターン設計方法の実
施例であって、１はあらかじめ物理的寸法等の制約条件
を入れて設計された初期配線レイアウト、２は配線の分
割９分類、接地面の抽出部、３は２に於いて抽出された
接地面の共振モード、共振周波数算出部、４は３に於い
て計算された共振周波数百回路の動作周波数帯域内に入
るかどうかの判定部、５は４に於いて共振周波数が回路
の動作周波数帯域内に入ると判定された場合のレイアウ
トの修正部、６が最終的に評価、設計された配線パター
ンレイアウトである。
施例であって、１はあらかじめ物理的寸法等の制約条件
を入れて設計された初期配線レイアウト、２は配線の分
割９分類、接地面の抽出部、３は２に於いて抽出された
接地面の共振モード、共振周波数算出部、４は３に於い
て計算された共振周波数百回路の動作周波数帯域内に入
るかどうかの判定部、５は４に於いて共振周波数が回路
の動作周波数帯域内に入ると判定された場合のレイアウ
トの修正部、６が最終的に評価、設計された配線パター
ンレイアウトである。
第２図は第１図に示す実施例の動作、及びその効果を説
明するために用いる本実施例の適用対象であって、また
特許請求の囲第（３）項に請求する配線基板の構造例と
もなる広帯域増幅器集積回路チップ実装用のアルミナ基
板の配線パターンレイアウトである。増幅器のゲインを
３０ （ｄＢ）、動作周波数帯域を５ （ＧＨｚ）まで
として設計する０図中、７は集積回路チップまで電気信
号を供給する信号入出力配線、８は集積回路チップに電
源のグランドを供給する接地面、９は８の接地面
゛の接地インピーダンスを下げるために基板裏面と接
続するためのスルーホールである。集積回路チップは９
のスルーホールが作り付けられた面上に配置される０以
上の配線レイアウトを第１図に於ける１の初期配線レイ
アウトとすると、第１図に於ける２の配線の分割１分類
、接地面の抽出部で第２図の配線レイアウトを入出カラ
インと接地面に分類し、８の接地面が抽出される。第１
図に於ける３の共振モード、共振周波数算出部では、第
２図の８の接地面に対し第（１）式で与えられる２次元
へルムホルッ方程式の固有値解析が行われ、低次の共振
点から順に共振モード、共振周波数が算出される。
明するために用いる本実施例の適用対象であって、また
特許請求の囲第（３）項に請求する配線基板の構造例と
もなる広帯域増幅器集積回路チップ実装用のアルミナ基
板の配線パターンレイアウトである。増幅器のゲインを
３０ （ｄＢ）、動作周波数帯域を５ （ＧＨｚ）まで
として設計する０図中、７は集積回路チップまで電気信
号を供給する信号入出力配線、８は集積回路チップに電
源のグランドを供給する接地面、９は８の接地面
゛の接地インピーダンスを下げるために基板裏面と接
続するためのスルーホールである。集積回路チップは９
のスルーホールが作り付けられた面上に配置される０以
上の配線レイアウトを第１図に於ける１の初期配線レイ
アウトとすると、第１図に於ける２の配線の分割１分類
、接地面の抽出部で第２図の配線レイアウトを入出カラ
インと接地面に分類し、８の接地面が抽出される。第１
図に於ける３の共振モード、共振周波数算出部では、第
２図の８の接地面に対し第（１）式で与えられる２次元
へルムホルッ方程式の固有値解析が行われ、低次の共振
点から順に共振モード、共振周波数が算出される。
（Ｖｒ” ＋ｋ” ）Ｖ＝Ｏ（１）
ただし、ｋ−ω２εμ、添字Ｔは基板に水平方同成分を
示し、■は基板上の電位、ωは各周波数、εは基板の誘
電率、μは基板の透磁率である。
示し、■は基板上の電位、ωは各周波数、εは基板の誘
電率、μは基板の透磁率である。
計算された一群の共振周波数を第１表に示す。
は、増幅器の動作周波数帯域内にあり、回路動作の不安
定を引き起こす。この点が回路動作の不安定を引き起こ
すことを示すデータとして、同一基板の入出カライン間
のアイソレーション特性の測定結果を第３図に示す。同
図の周波数４．６８（ＧＨｚ）付近に基板電位の共振を
介した信号の回り込みに起因すると推定されるアイソレ
ージジン劣化が観察され、明らかにこの点で回路は不安
定となる。この場合、第１図の４の判定部の判定により
、処理は第１図の５の修正部に移される。
定を引き起こす。この点が回路動作の不安定を引き起こ
すことを示すデータとして、同一基板の入出カライン間
のアイソレーション特性の測定結果を第３図に示す。同
図の周波数４．６８（ＧＨｚ）付近に基板電位の共振を
介した信号の回り込みに起因すると推定されるアイソレ
ージジン劣化が観察され、明らかにこの点で回路は不安
定となる。この場合、第１図の４の判定部の判定により
、処理は第１図の５の修正部に移される。
５の修正部に於いては、共振点４．６８（ＧＨｚ）を増
幅器の動作周波数帯域内から追い出すためのレイアウト
の修正を行う、この実施例では、接地面内にスルーホー
ルを追加することによってこれを達成するが、ここで、
本発明方式の特徴とするところは、共振周波数４．６８
（ＧＨｚ）に対応する共振モードの振動パターン情報
を用いて追加すべきスルーホールの位置を決定する点に
ある。即ち、その共振モードの振動振幅が最も大きい場
所にスルーホールを設けることにより、その振動モード
を抑圧するものである。該当する振動パターンの振幅を
第４図に図示する。この情報から、最大振幅となる４カ
所にスルーホールを設ける修正を行った配線レイアウト
を第５図に示す。
幅器の動作周波数帯域内から追い出すためのレイアウト
の修正を行う、この実施例では、接地面内にスルーホー
ルを追加することによってこれを達成するが、ここで、
本発明方式の特徴とするところは、共振周波数４．６８
（ＧＨｚ）に対応する共振モードの振動パターン情報
を用いて追加すべきスルーホールの位置を決定する点に
ある。即ち、その共振モードの振動振幅が最も大きい場
所にスルーホールを設けることにより、その振動モード
を抑圧するものである。該当する振動パターンの振幅を
第４図に図示する。この情報から、最大振幅となる４カ
所にスルーホールを設ける修正を行った配線レイアウト
を第５図に示す。
修正されたレイアウトに対し、再び、配線の分割９分類
、接地面の抽出を行い、共振モード、共振周波数の算出
を行う、この時の共振周波数を第２表に示す。
、接地面の抽出を行い、共振モード、共振周波数の算出
を行う、この時の共振周波数を第２表に示す。
第２表
最も低い共振点（６，１ＧＨｚ ）は、増幅器動作周波
数帯域の外にあり、これにより評価、設計された配線レ
イアウト６、即ち第５図が完成する。
数帯域の外にあり、これにより評価、設計された配線レ
イアウト６、即ち第５図が完成する。
以上は、誘電体基板を例に実施例を示したが、同様の配
線レイアウトの設計は第６図に示すＳｉ基板、ＧａＡｓ
基板等の同種回路チップ上の配線レイアウトに対しても
可能である。
線レイアウトの設計は第６図に示すＳｉ基板、ＧａＡｓ
基板等の同種回路チップ上の配線レイアウトに対しても
可能である。
以上のような構成に基づく配線パターン設計方法を採る
ことによって、回路動作を不安定にする配線の共振点が
初期配線レイアウト１に生じている場合、そのレイアウ
トが効率的に修正され、これらの悪影響を排除した配線
パターンレイアウトが設計さる。
ことによって、回路動作を不安定にする配線の共振点が
初期配線レイアウト１に生じている場合、そのレイアウ
トが効率的に修正され、これらの悪影響を排除した配線
パターンレイアウトが設計さる。
（発明の効果）
することにより、配線の共振周波数に起因する回路動作
の不安定性を未然に予想、排除した配線レイアウト設計
を経済的、且つ効率的に行うことが可能となる。また、
本方法を用いて設計された特許請求の範囲第（２）項の
構造を有する誘電体基板は、最少のスルーホールを用い
て設計要求を満たし、製造コストの低減が図られる。
の不安定性を未然に予想、排除した配線レイアウト設計
を経済的、且つ効率的に行うことが可能となる。また、
本方法を用いて設計された特許請求の範囲第（２）項の
構造を有する誘電体基板は、最少のスルーホールを用い
て設計要求を満たし、製造コストの低減が図られる。
第１図は本発明の配線パターン設計方法の実施例に基づ
く説明図、第２図は実施例の適用対象とした配線基板、
第３図は第２図に示した配線基板のアイソレーション特
性、第４図は同基板の接地面の共振振動振幅パターン例
、第５図は修正後の配線基板である。第６図は、集積回
路にチップの断面図である。 １・・・初期配線パターンレイアウト、２・・・配線の
分割２分類、抽出部、３・・・共振モード、周波数算出
部、４・・・判定部、５・・・修正部、６・・・最終配
線パターンレイアウト、７・・・入出カライン、８・・
・接地面、９・・・スルーホール。
く説明図、第２図は実施例の適用対象とした配線基板、
第３図は第２図に示した配線基板のアイソレーション特
性、第４図は同基板の接地面の共振振動振幅パターン例
、第５図は修正後の配線基板である。第６図は、集積回
路にチップの断面図である。 １・・・初期配線パターンレイアウト、２・・・配線の
分割２分類、抽出部、３・・・共振モード、周波数算出
部、４・・・判定部、５・・・修正部、６・・・最終配
線パターンレイアウト、７・・・入出カライン、８・・
・接地面、９・・・スルーホール。
Claims (3)
- （１）集積回路に於ける配線レイアウトに対し、（イ）
初期の配線を直流的に同電位となる（接続された）配線
の集合に分割、分類し、（ロ）分割、分類された各配線
に対し、共振モード、共振周波数を算出し、（ハ）算出
共振周波数が回路の動作周波数帯域内に存在するか否か
を判定し、（ニ）（ハ）の判定結果、共振周波数が帯域
内に存在する場合に、その共振モードの振動振幅情報に
基づいて該当する配線レイアウトを修正し、（ロ）に戻
り、（ホ）（ハ）の判定結果、共振周波数が帯域内に存
在しない場合に該当するレイアウトをもって最終結果と
し動作を終えることを特徴とする電気回路の配線パター
ン設計方法。 - （２）前記（ニ）項の配線修正工程は、基板電位に接続
された接地配線と基板裏面の導体面、又は多層配線の異
層間ですでに接続されている配線間とを対象として、共
振モードの振動振幅の最大となる点にスルーホールを追
加する工程であることを特徴とする特許請求の範囲第１
項記載の配線パターン設計方法。 - （３）配線パターン中の共振モードの振動振幅が最大と
なる位置に基板を貫くスルーホールを設けた配線パター
ンを有することを特徴とする配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259167A JPH01100944A (ja) | 1987-10-14 | 1987-10-14 | 配線パターン設計方法及び配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259167A JPH01100944A (ja) | 1987-10-14 | 1987-10-14 | 配線パターン設計方法及び配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100944A true JPH01100944A (ja) | 1989-04-19 |
Family
ID=17330284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62259167A Pending JPH01100944A (ja) | 1987-10-14 | 1987-10-14 | 配線パターン設計方法及び配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1637998A3 (en) * | 2004-07-29 | 2010-12-08 | Infortrend Technology, Inc. | Method for improving data reading performance using redundancy and storage system for performing the same |
-
1987
- 1987-10-14 JP JP62259167A patent/JPH01100944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1637998A3 (en) * | 2004-07-29 | 2010-12-08 | Infortrend Technology, Inc. | Method for improving data reading performance using redundancy and storage system for performing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904968A (en) | Circuit board configuration for reducing signal distortion | |
| US7518884B2 (en) | Tailoring impedances of conductive traces in a circuit board | |
| CA2146139C (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| US20070294890A1 (en) | Printed circuit boards and the like with improved signal integrity for differential signal pairs | |
| JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
| JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
| US5131140A (en) | Method for evaluating plane splits in printed circuit boards | |
| US20060061432A1 (en) | Two-layer PCB with impedence control and method of providing the same | |
| US8237516B2 (en) | Enhanced substrate using metamaterials | |
| JP2009152499A (ja) | プリント配線板およびプリント配線板のインピーダンス保証方法 | |
| JP7012543B2 (ja) | 印刷配線板 | |
| US9485869B2 (en) | RF printed circuit board including vertical integration and increased layout density | |
| JP7506115B2 (ja) | 回路基板の解析装置および解析方法 | |
| JP2001320137A (ja) | 電子装置搭載機器 | |
| JP3799949B2 (ja) | プリント基板 | |
| JPS60214601A (ja) | マイクロ波集積回路 | |
| EP1505685A1 (en) | Microstrip line and method for producing of a microstrip line | |
| JP2003283177A (ja) | 電子装置の放射ノイズ低減装置 | |
| US7466998B2 (en) | Layout and architecture for reduced noise coupling between circuitry and on-chip antenna | |
| JP6528761B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
| JP2664589B2 (ja) | 多層配線基板 | |
| JP2002368355A (ja) | プリント配線板 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JP2006270026A (ja) | 配線構造、プリント配線板、集積回路および電子機器 |