JPH01100948A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の実施例の工程断面図（第１図） ＳＩＣＯ５構造の模式平面図（第２図）発明の応用例の
工程断面図（第３図） 発明の効果 〔概　要〕 半導体装置の製造方法、特に基板面に対して垂直な端面
を有するフィールド酸化膜を選択酸化により形成する方
法に関し、 バーズビークの・発生がなく、且つほぼ垂直な端面を有
するフィールド酸化膜の形成が可能な選択酸化方法を提
供してバイポーラトランジスタの小型化、及び高速化を
図ることを目的とし、半導体基体上にエピタキシャル成
長法により炭化珪素層を形成する工程と、該炭化珪素層
をパターニングして該半導体基体上に機能部形成領域に
対応する炭化珪素パターンを形成する工程と、該炭化珪
素パターンをマスクにして選択酸化を行い該半導体基体
面に機能部形成領域を画定するフィールド酸化膜を形成
する工程を含み構成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に基板面に対して垂
直な端面を有するフィールド酸化膜を選択酸化により形
成する方法に関する。

半導体装置においては、素子間分離用絶縁膜の形成方法
として、ｔｏｃｏｓ法と呼ばれる選択酸化技術が広く用
いられている。

しかし従来の窒化シリコン（ＳｉＪａ）膜を耐酸化マス
クとする選択酸化技術においては、バーズビーク°の発
生によって分離領域幅が拡大し、その分集積度の低下を
招くという問題がある。

一方バイボーラ型のトランジスタにおいては、高速化の
要望から、ベース領域の周囲を接合の下部まで酸化膜で
囲ってベース−コレクタ間の接合容量を減少し、且つ該
酸化膜を除去してエミッタ領域に近い該ベース領域の側
壁側からベース電橋を導出することによってベース抵抗
を減少させた所謂ＳＩＣＯＳｌＣ０５（ｓｉｄｅ−ｂａ
ｓｅ　ｃｏｎｔａｃｔ　５ｔｒｕｃｔｕｒｅ）構造が提
案されているが、上記５ｉＪｎ膜を耐酸化マスクとする
選択酸化技術においては、上記バーズビークによってベ
ース領域を画定するフィールド酸化膜の端面が下方の拡
がった斜面状になり、そのため該フィールド酸化膜の除
去領域に形成される活性ベース領域とベース引出し電極
との距離が遠のいて上記５ｒｃｏｓ構造によるベース抵
抗減少の効果が減退するという問題もあった。

そこで、バーズビークを発生せず、はぼ垂直な端面を有
するフィールド酸化膜の形成が可能な選択酸化方法が要
望されている。

〔従来の技術〕

従来の選択酸化法によるフィールド酸化膜によってベー
ス領域とコレクタコンタクト領域間が分離される酸化膜
分離型のバイポーラトランジスタは、例えば以下に第４
図（ａ）〜（ｅ）を参照して説明する方法により形成さ
れていた。

第４図（ａ）参照 即ち、周知の方法により、例えばｐ型シリコン基板５１
の表面部に選択的にｎ９型埋込み層５２を形成し、該基
板上にｎ型エピタキシャル９９３７層１５３を形成し、
該エピタキシャルシリコンＮ　１５３にその表面からシ
リコン基板５１内に達するＵ溝構造（少なくとも上部に
は二酸化シリコン（Ｓｉ０ｇ膜が埋込まれている）等に
よる素子分離領域５４を形成して該ｎ型エピタキシャル
シリコン層１５３を、下部にｎ°型埋込み層５２を有す
るｎ型コレクタ領域該５３に画定分離してなる被加工基
板を形成し、この被加工基板を用い、該基板のｎ型コレ
クタ領域該５３よに通常の熱酸化法等により下敷き酸化
膜５５を形成し、該下敷き酸化膜５５上にベース形成領
域に対応する第１の５ｉｌＮ、膜パターン５６＾とコレ
クタコンタクト形成領域に対応する第２の５ｉＪａ膜パ
ターン５６Ｂを形成する。

第４図山）参照 次いで該第１及び第２の５ｉｓＮａ膜パターン５６Ａ及
び５６Ｂをマスクにして選択酸化を行い、該コレクタ領
域５３上にベース形成領域５７及びコレクタコンタクト
形成領域５８を画定する４０００〜５０００人程度の厚
い選択程度膜５９Ａ　、　５９Ｂ　、　５９Ｃを形成す
る。

ここで厚い選択酸化膜５９Ａ　、　５９Ｂ　、　５９Ｃ
の端面には第１、第２の５ｉＪ４膜パターン５６Ａ　、
　５６Ｂの下部へ食い込むバーズビーク６０が形成され
る。

第４（Ｃ）参照 次いで第１、第２の５ｉＪａ膜パターン５６＾、５６Ｂ
及び下敷き酸化膜５５を除去し、次いでシリコン表出面
上にダメージ防止用絶縁膜６１を形成した後、該基板上
に形成した鎖線で示すレジスト膜６２の開口６３を介し
且つ選択酸化膜５９Ａ　、　５９Ｂをマスクにしてベー
ス形成領域５７に選択的に硼素（Ｂ゛）をイオン注入し
、上記レジスト膜６２を除去した後に所定の熱処理を行
って前記Ｂ゛を活性化再分布させてｐ型ベース領域６４
を形成する。

第４図（ｄｌ参照 次いで前記ダメージ防止用絶縁膜６１を除去した後、該
基板上に気相成長（ＣＶＤ）による二酸化シリＤ　７　
（Ｓｉ（ｈ）膜６５を形成し、該ＣＶＤ−３ｉＯｚ膜６
５ニ先ずエミッタコンタクト窓６６とコレクタコンタク
ト窓６７を形成し、これらの窓６６．６７から選択的に
砒素（Ａｓ″−）を高濃度にイオン注入し、次いで同Ｃ
ＶＤ−５ｉＯ１膜６１にベースコンタクト窓６８を形成
し、該コンタクト窓６８から選択的に（Ｂ゛）を高濃度
にイオン注入した後、所要の熱処理を行って注入された
＾Ｓ゛及びＢ゛を活性化してｎ°型エミッタ領域６９、
ｎ１型コレクタコンタクト領域７０及びｐ＋型ベースコ
ンタクト領域７１を形成する。

第４図（ｅ）参照 そして上記コンタクト窓６６．６７．６８上に、エミッ
タ領域６９、コレクタコンタクト領域７０、ｐ＋型ペニ
スコンタク）　９！を域７１にそれぞれ接続するエミッ
タ配線７２、コレクタ配線７３、ベース配線７４を形成
する方法である。

〔発明が解決しようとする問題点〕

しかし上記従来の酸化膜分離型バイポーラトランジスタ
の形成に用いられていた５ｉＪａ膜を耐酸化マスクに用
いる選択酸化方法においては、第４ト 図に）に示されるように、選択酸化膜５９Ａ　、５９Ｂ
、５９Ｃ等が、５ｉｘＮａパターン５６Ａ　、　５６Ｂ
等の下部へ、その厚さに対応してバーズビーク６０状に
深く食い込んで形成され、その端面ば下部の拡がった斜
面状に形成される。

そして上記バーズビーク６０の浸入によるベース領域６
４の面積の縮小は、エミッタ領域６９及びベースコンタ
クト領域７１の該ベース領域６４に対する位置合わせ余
裕を減少せしめるので、該バーズビーク６０の幅に相当
するだけベース領域６４を広い面積に設計する必要があ
り、それだけトランジスタの面積が拡大して該バイポー
ラトランジスタを用いる半導体ｔＣの集積度が低下する
という問題が生じていた。

また第４図（ａ）〜（ａ）に示されるように、選択酸化
膜の５９Ａ　、　５９ｔｌ　、５９Ｃ等の端面が下部の
拡がった斜面状に形成されるために、第５図の要部断面
図に示すように、上記選択酸化膜５９の上部を除去し、
そこに埋め込んだ例えばｐ゛型型詰結晶シリコンより活
性ベース領域６４Ａの側壁側からベース引出し電極７５
を導出して所謂５ＩＣＯ５構造を形成し、これによって
ベース抵抗を減少し該バイポーラトランジスタの高速化
を図ろうとする際に、活性ベース領域６４Ａと上記ベー
ス引出し電極７５との距離ｄが遠く隔たるために、それ
だけベース抵抗が高くなって高速化が充分にはなされな
いという問題があった。なお第５図において、７６は多
結晶シリコンの熱酸化膜を示し、その他の符号は第４図
と同一対象物を示している。

そこで本発明は、バーズビークの発生がな（、且つほぼ
垂直な端面を有するフィールド酸化膜の形成が可能な選
択酸化方法を提供し、バイポーラトランジスタの小型化
、及び高速化を図ることを目的とする。

〔問題点を解決するための手段〕

上記問題点は、半導体基体上にエピタキシャル成長手段
により炭化珪素層を形成する工程と、該炭化珪素層をパ
ターニングして該半導体基体における機能部形成領埴土
を選択的に覆う炭化珪素パターンを形成する工程と、該
炭化珪素パターンを耐酸化マスクにして選択酸化を行っ
て該半導体基体面に、機能部形成領域を画定し、且つ該
半導体基体内に食い込んだ部分の該機能部形成領域に接
する端面がほぼ垂直なフィールド酸化膜を形成する工程
とを含む本発明による半導体装置の製造方法によって解
決される。

〔作　用〕

即ち本発明においては選択酸化に際しての耐酸化マスク
パターンの材料に、当該半導体基体上にヘテロエピタキ
シャル成長せしめた炭化珪素（ＳｉＣ）層を用いる。

上記エピタキシャル成長させたＳｉＣ層によるパターン
を耐酸化マスクとして選択酸化を行った際には、Ｓｉ０
層パターンの下部へ熱酸化ＳｉＯ□膜がバーズビーク状
に食い込んで成長することがなく、半導体基体内へ食い
込んで成長する熱酸化ＳｉＯ□膜即ち選択酸化膜の該半
導体基体に接する端面（側壁面）は、該ＳｉＣパターン
の端部から下方に向かってほぼ垂直な断面形状になる。

そこで本発明によればフィールド酸化膜幅の縮小による
半導体ＩＣの高集積化、及び５ＩＣＯ５構造におけるベ
ース抵抗の減少によるバイポーラトランジスタの高速化
が図れる。

〔実施例〕

以下本発明を、図示実施例により具体的に説明する。

第１図１ａ）〜（−は本発明の方法の一実畑例の工程断
面図、第２図は５ＩＣＯＳ構造のバイポーラトランジス
タの要部を示す模式平面図、第３図（ａ）〜伽）は本発
明の応用例を示す模式側断面図である。

全図を通じ同一対象物は同一符合で示す。

本発明の方法を適用して５ＩＣＯ５構造のバイポーラト
ランジスタを形成するに際には、例えば以下に第１図（
ａｌ〜（ｍ）の工程断面図を参照して示す方法が用いら
れる。

第１図（ａ）参照 即ち、従来同様例えばｐ型シリコン基板１の表面部に選
択的にｎ゛型埋込み層２が形成され、該基板上にｎ型エ
ピタキシャルシリコンＮ１０３が形成され、該エピタキ
シャルシリコン層１０３にその表面からシリコン基板１
内に達するＵ溝構造（少なくとも上部には５ｉＯ１等が
埋め込まれている）等による素子分離領域４を形成して
該エピタキシャルシリコン層１０３が下部にｎ０型埋込
み層２を有するｎ型コレクタ領域３に画定分離されてな
る被加工基板を用いる。′ そして本発明の方法においては、成長ガスに例えば５ｉ
ＨＣ１＋とＣ３Ｈ１とを用いるヘテロエピタキシャル成
長手段によりシリコン基体の表出面即ちコレクタ領域３
上に第１の耐酸化膜として厚さ５００〜１５００人程度
のＳｉＣ程度を形成し、該ＳｉＣ層５上に応力緩衝膜と
して厚さ２０００人程度０ＣＣＶＤ−３ｉｎ膜６を形成
し、該ＣＣＶＤ−５ｔｏ膜６上にエツチングストッパと
して厚さ２０００人程度０ＣｉＪｎ膜７を形成する。

第１図（１））参照 次いで通常通や図示しないレジスト膜パターンをマスク
にし、所要のガスによるリアクテイプイ・オンエツチン
グ（ＲＩＢ　）処理により上記５ｉｓＮ４膜？　、ＣＣ
ＶＤ−５ｉｎ膜６及びＳｉＣ層５を順次パターニングし
、上部ニＣＶＤ−５ｉＯｚ膜６及びＳｉ３Ｎｍ膜７が順
次積層されて、なりベース領域形状及びコレクタコンタ
クＨｆｆ域形状にそれぞれ対応する第１、第２のＳｉＣ
Ｎパターン５Ａ及び５Ｂを形成する。

第１図（Ｃ）参照 次いで該Ｓｉ０層パターン５Ａ及び５Ｂをマスクにして
９００〜１０００℃程度の温度における通常の選択酸化
を行い表出するｎ型コレクタ領域３の表面に、底部がｎ
型コレクタ領域３内に食い込んだ厚さ６０００人程度０
Ｓｉｆｔ膜即ち第１の選択酸化膜８を形成する。

この際、ＳｉＣ層パターン５Ａ及び５Ｂは下部のシリコ
ン基体即ちｎ型コレクタｆｉｌ　３上にエピタキシャル
成長させたＳｉＣ層よりなるので、ＳｉＣ層パターン５
Ａ及び５Ｂとｎ型コレクタ領３の界面に選択酸化膜がバ
ーズビーク上に食い込んで成長することがな（、ＳｉＣ
層パターン５Ａ及び５Ｂの下部領域に接する第１の選択
酸化膜８の端面ｅｔはほぼ垂直に形成される。そのため
バーズビーク幅に相当する余裕寸法が不要になるので、
ベース領域及びコレクタコンタクＨ１域等を余裕寸法を
加えずに狭い面積に設計することができ、素子の高集積
化が図れる。

なお、ここが本発明の要旨に該当する工程である。

第１図（ｄ）参照 次いで第１１第２のＳｉＣ層パターン５Ａ、　５Ｂ上の
５ｉＪ４膜７をマスクにして第１の選択酸化膜８を底部
に３０００人程度０厚さ残す程度にエッチバックする。

この際Ｓｉ０層パターン５Ａ及び５Ｂの下部に、高さ２
０００人程度０Ｃ型コレクタ領域３の端面Ｅ２及びＥ、
が表出する。この端面Ｅｔ及びＥ３は、前述のように本
発明によるシリコン基体と選択酸化膜の界面が垂直に形
成される特徴からほぼ垂直な端面となる、上記のように
ｎ型コレクタ領域３の端面Ｅ２即ちベース形成領域の側
壁面が垂直に形成されることは、５ＩＣＯＳ構造におい
て上記側壁面に接して形成されるベース引出し電極を内
部（活性）ベース領域に近づけるのに極めて有利になる
。

第１図（ｅｌ参照 次いで該基板上に、ＣＶＤ法により上記コレクタ領域の
突出部間の凹部を充分に埋める例えば厚さ４０００人程
度０多結晶シリコン層１０９を形成する。

第１図（ｆ）参照 次いで上記多結晶シリコン層１０９をＳｉＣ層パターン
５Ａ、　５Ｂ上の５ｉＪｎ膜７が表出するまでエッチバ
ックする。これによって底部に第１の熱酸化膜８を有す
るコレクタ領域３の凹部は多結晶シリコン層１０９によ
ってほぼ平坦に埋込まれる。

第１図（蜀参照 次いで該基板上に通常の気相成長工程、バターニング工
程を経てベース電極形成領域上を覆う厚さ１０００人程
度０ＳＬ、Ｎ、膜パターンＩＯを形成する。

第１図（ｈ）参照 次いで上記５ｉＪ４膜パターン１０をマスクにして多結
晶シリコン層１０９を選択的に底部まで酸化し、ベース
電極となる多結晶シリコンパターン９を画定する第２の
選択酸化膜１１を形成する。

第１図（Ｌ）参照 次いで前記第２の選択酸化膜１１及び、ＳｉＯ□膜６と
５ｔｉＮａ膜７が積層されたＳｉＣ層パターン５＾、５
Ｂをマスクにして上記多結晶シリコンパターン９に選択
的に硼素（Ｂ゛）をＩＱ”ａｍ−”程度の高ドーズ量で
イオン注入する。

第１図Ｕ）参照 次いで第１のＳｉＣ層パターン５Ａをマスクにして上記
多結晶シリコンパターン９を選択酸化し、該多結晶シリ
コンパターン９の表面に厚さ２０００人程度０熱酸化Ｓ
　ｉ　Ｏｔ　ｌ！　１２を形成する。この際多結晶シリ
コンパターン９の厚さは２０００人程度０熱り、且つ導
入されているＢ゛は活性化再分布して高電導度を有する
ｐ゛型型詰結晶シリコンベース引出電極９９となる。ま
た該ｐ°型多結晶シリコンベース引出し電極９９からの
硼素の固相拡散によりｐ型外部ベース領域１３が形成さ
れる。

第１図体）参照 次いで、Ｓｉｎ、膜６とＳｉ３Ｎｍ膜７が積層されたＳ
ｉＣ層パターン５Ａ、　５Ｂを選択的に除去してベース
形成領域に対応するコレクタの第１領域面１４Ａ及びコ
レクタコンタクト形成領域に対応するコレクタの第２領
域面１４Ｂを表出せしめ、上記コレクタの第２領域１４
Ｂ上をレジスト膜１５で覆いコレクタの第１領域１４Ａ
に選択的にＢ＋をイオン注入し、レジスト膜１５を除去
した後所要の熱処理を行って該領域にｐ型内部ベース領
域１６を形成する。

第１図＋１）参照 次いで該基板上に厚さ例えば２０００人程度０熱ＶＤ−
５ｉ０１膜１７を形成し、次イテ該ＣＶＤ−５ｉＯｔ膜
１７或いは該ＣＶＤ−３ｉＯ□膜１７とその下部の熱酸
化５ｉＯｚ膜１２を貫通する第１１第２、第３のコンタ
クト窓１８Ａ　、　１８Ｂ　、１８Ｃを形成し、次いで
例えば第３のコンタクト１８Ｃ上をレジスト膜１９で覆
い、第１、第２のコンタクト窓１８Ａ　、　１８Ｂから
砒素（Ａｓ”　）を高ドーズ量でイオン注入し、レジス
ト膜１９を除去し活性化熱処理を行ってｎ゛゛エミッタ
領域２０及びｎ゛゛コレクタコンタクト領域２１を形成
する。

この工程完了状態の要部を平面的に表したのが第２図で
ある。各符号は第１図と同一対象物を示している。

第１図（ロ）参照 次いで通常の方法により上記コンタクト窓上にアルミニ
ウム等よりなるコレクタ配線２２、エミッタ配線２３、
ベース配ｖＡ２４をそれぞれ形成し、本発明の方法を適
用してなる５ＩＣＯＳ構造のバイポーラトランジスタが
完成する。

なお上記実施例を変形し、下記の工程によることによっ
て、更に高速化が可能な５ｒｃｏｓ構造のへテロバイポ
ーラトランジスタを形成することもできる。

第３図１８）参照 即ち上記実施例の第１図０１に示す工程の完了後、第１
、第２のＳｉＣパターン５Ａ、　５Ｂ上の５ｉＪａ膜７
及び５ｉｆｔ膜６を除去し、次いで図示しないレジスト
マスクを用い第２のＳｉＣパターン５Ｂを通して選択的
にＢ゛をイオン注入し、且つ第１のＳｉＣパターン５Ａ
を通して選択的にＡｓ”をイオン注入し、活性化熱処理
を行ってｐ型内部ベース領域１６及びｎ０型コレクタコ
ンタクト領域２５を形成する。

第３図（ｂ）参照 次いでｐ゛型型詰結晶シリコンベース引出電極上の熱酸
化Ｓｉ０ｇ膜１２にベースコンタクト窓２６を形成し、
次いで第２のＳｉＣパターン５Ｂを選択的に除去し、次
いでｎ１型コレクタコンタクト領域２５上にコレクタ電
極２２、第１のＳｉＣパターン５Ａ上にエミッタ電極２
３、ベースコンタクト窓２６上にベース配線２４をそれ
ぞれ形成する。

ここで第１のＳｉＣパターン５Ａとｐ型内部ベース領域
１６との間にはへテロ接合が形成されているので、該第
１のＳｉＣパターン５Ａはエミッタとして機能し、ヘテ
ロバイポーラトランジスタが形成される。

なお本発明の方法は上記実施例に限らず、従来例に示し
たような通常のプレーナ型バイポーラトランジスタ、及
びＭＩＳ型半導体装置にも勿論有効に適用される。

〔発明の効果〕

以上実施例中においても説明を加えたように、本発明の
方法によればシリコン基体の表面を選択酸化した際に、
バーズビークを生ぜず、半導体基体内に食い込んで形成
される選択酸化膜の該半導体基体に接する側端面をほぼ
垂直に形成することができる。

従って選択酸化膜により半導体素子或いは半導体素子の
機能頭載が画定される半導体装置の製造に際して、該選
択酸化膜に画定される領域にバーズビーク幅に相当する
余裕寸法を見込む必要がなくなるので、該半導体装置の
高集積化が図れる。

また５ＩＣＯ５構造のバイポーラトランジスタにおいて
は、活性ベース領域とベース引出し電極間の距離を縮小
してベース抵抗を減−少することができるのでより高速
化が図れる。

【図面の簡単な説明】

第１図＋８）〜（ｍ）は本発明の一実施例の工程断面図
、第２図は本発明の一実施例の工程平面図、第３図（ａ
）〜山）は本発明の応用例を示す工程断面第５図は従来
の５ＩＣＯＳ構造の要部断面図である。 図において、 １はｐ型シリコン基板、 ２はｎ゛゛埋込み層、 ３はｎ型コレクタ領域、 ４は素子分離領域、 ５はＳｉＣ層、 ５Ａ、　５ＢはＳｉＣパターン、 ６．１７はＣＶＤ−５ｉＯｚ膜、 ７は５ｉＪ４膜、 ８は第１の選択酸化膜、 ９は多結晶シリコンパターン、 １０は５ｉＪａ膜パターン、 １１は第２の選択酸化膜、 １２は熱酸化ＳｉＯ□膜、 １３はｐ型外部ベース領域、 １４＾はコレクタの第１の領域、 １４Ｂはコレクタの第２の領域、 １５．１９はレジスト膜、 ２０はｎ°型エミッタ領域、 ２１はｎ°型コレクタコンタクト領域、９９はｐ゛型型
詰結晶シリコンベース引出電極、１０９は多結晶シリコ
ン層、 Ｅｌは選択酸化膜の端面、 Ｅｚはベース領域の側壁面 を示す。

Claims (1)

1. 【特許請求の範囲】 　半導体基体上にエピタキシャル成長手段により炭化珪
   素層を形成する工程と、 該炭化珪素層をパターニングして該半導体基体における
   機能部形成領域上を選択的に覆う炭化珪素パターンを形
   成する工程と、 該炭化珪素パターンを耐酸化マスクにして選択酸化を行
   って該半導体基体面に、機能部形成領域を画定し、且つ
   該半導体基体内に食い込んだ部分の該機能部形成領域に
   接する端面がほぼ垂直なフィールド酸化膜を形成する工
   程とを含むことを特徴とする半導体装置の製造方法。