JPH01101019A - 時間軸誤差補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号の時間軸変動の補正装置に関す
るもので、特に情報記録媒体からの記録信号再生時の時
間軸変動を補正する装置に関する。

〔従来の技術〕

従来の時間軸変動補正装置では再生信号中の同期信号と
基準信号との時間軸のずれである時間軸誤差信号は電圧
制御発振器（ＶＣＯ）に加えられ。

電荷転送素子（ＣＯＤ）の多口ツク周波数を制御してＣ
ＣＤの入出力端子間の信号遅延時間を変化させ時間軸の
補正を行なう。この種の装置として関連するものには例
えば特開昭５５−５８６８１号が挙げられる。また時間
軸誤差信号をＭＯ３集積回路から成る可変遅延装置の電
源電圧を制御する電源電圧制御回路に加え、可変遅延装
置の電源電圧を制御することによりＭＯ８集積回路の入
出力端子間の信号遅延時間を変化させ時間軸誤差の補正
を行なう方式の装置が、雑誌「ラジオ技術」１９８６年
１月号Ｐｐ１６４−１６８に記載されている。

〔発明が解決しようとする問題点〕

上記第１の従来例では可変遅延装置を駆動するためにｖ
Ｃｏ、クロックドライバー等の回路が必要でありそのた
め、時間軸変動補正装置の規模が大きく構成が複雑にな
るという問題があった。また上記第２の従来例ではｖＣ
Ｏ、クロックドライバー等は不要ではあるものの可変遅
延装置の電源電圧と遅延時間の関係は非線形に変化し、
また可変遅延素子のばらつき等によりその関係も変わる
ため、制御感度が変化し制御系の設計がむずかしくまた
ばらつきの影響を受けやすいという問題点があった。

本発明は、構成が簡易でかつ制御系の設計が容易な時間
軸変動補正装置を提供することを目的とする。

〔問題点を解決するための手段〕

上記問題点は時間軸変動補正装置の可変遅延回路として
遅延時間制御信号と遅延時間が可変遅延装置のばらつき
によらず常に比例関係にある可変遅延装置を用いること
により解決される。

すなわち可変遅延回路に用いている単位可変遅延回路と
同じ単位可変遅延回路を遅延時間のモニタとして用い、
同遅延時間モニタをフィードバック制御系内に組み入れ
た制御信号発生回路を使うことにより、入力された時間
軸誤差信号と遅延時間モニタの遅延時間とが比例するよ
うな遅延時間制御信号を発生させ、これを可変遅延回路
の遅延時間制御信号として用いて可変遅延回路の遅延時
間を制御することによる。

〔作用〕

遅延時間のモニタと可変遅延回路とは同じ特性をもつ単
位可変遅延回路を用いているので、遅延時間制御信号と
遅延時間との関係およびその変動、ばらつきの傾向はほ
ぼ等しい。したがって遅延時間モニタの遅延時間の変動
をもとにして可変遅延回路の遅延時間の変動を補償する
ことができる。

差動増幅器の反転、非反転入力に遅延時間モニタの遅延
時間に比例した信号（以下、遅延量信号と呼ぶ）と時間
軸誤差信号とを加え、該差動増幅器の出力を遅延時間モ
ニタの遅延時間制御信号とするフィードバック制御系を
構成して遅延時間制御信号を発生することにより、差動
増幅器の２つの入力端子の信号レベルは等しくなるので
、入力されている時間軸誤差信号と遅延量信号とをほぼ
等しく制御することができる。前述の様に遅延量信号は
、遅延時間モニターの遅延時間に比例して変化する信号
であるから１時間軸誤差信号と遅延量信号とが比例する
様に制御できるので１時間軸誤差信号と遅延時間モニタ
ーの遅延時間も比例する様に制御できる。それゆえこの
遅延時間制御信号を可変遅延回路にも用いれば、時間軸
誤差信号と可変遅延回路の遅延時間とも比例する様に制
御できる。

〔実施例〕

以下、図面を参照して本発明の一実施例について説明す
る６第１図は本発明による時間軸誤差補正装置の構成ブ
ロック図を示す。

第１図において１は可変遅延回路、２は遅延時間制御信
号発生回路、３は単位可変遅延回路、４は基準信号源、
５は時間軸誤差信号、６は遅延時間モニタ、７は時間差
検出回路、８は差動増幅器、９は遅延時間制御信号、１
０は入力信号、１１は出力信号である。可変遅延回路１
の遅延時間は遅延時間制御信号発生回路２から出力され
る遅延時間制御信号９によって制御が行なわれる。

始めに遅延時間制御信号発生回路２について説明する。

基準信号源４からの信号が入力されている遅延時間モニ
タ６の出力には、基準信号に対して遅延時間モニタ内部
の単位可変遅延回路３による遅延時間だけ遅れた信号が
得られる。この遅延した基準信号と遅延する前の基準信
号が入力されている時間差検出回路７は、両信号の時間
差Δｔに対応した電圧を発生する。差動増幅器８はこの
遅延時間モニタ６の入出力間の遅延時間Δｔに対応する
遅延量信号と時間軸誤差信号５の差を増幅して出力する
。差動増幅器８の出力電圧は遅延時間モニタ６の内部の
単位可変遅延回路３の遅延時間制御信号になっているの
で、ここにフィードバック制御系が構成される。

一方可変遅延回路１の遅延時間制御信号９は遅延時間モ
ニタ６の遅延時間制御信号と共通であり、また可変遅延
回路１および遅延時間モニタ６に用いている単位可変遅
延回路３の特性は等しい、したがって可変遅延回路１と
遅延時間モニタ６を構成する単位可変遅延口ｖｒ３の遅
延時間は等しくなる。

次にこのフィードバック制御系による遅延時間の制御に
ついて説明する。単位可変遅延回路３の遅延時間ｔと遅
延時間制御信号Ｖｃにはｔ＝ｆ（Ｖｃ）（ｆは関数関係
を示す。）の関係がありまた時間差検出回路７の出力電
圧ｖＯは２つの入力信号間の時間差ｔに比例しｖＯ＝に
−ｔ　　（ｋは比例定数）゛ の関係があるとする。さらに差動増幅器８の出力電圧Ｖ
ｏｔｙｔは入力信号をＶｌ、Ｖ、とすればＶｏｏｒ＝　
（Ｖ、　　Ｖ、）　　・Ａ　　　（Ａは’Ｆ’　イ：／
）である、ここで時間軸誤差信号をＶｉとすればより Ｖｃ＝　（Ｖｏ−Ｖｉ）Ａ ＝　（ｋ−ｔ−Ｖｉ）　Ａ ｋ−ｔ＝ｖｃ／Ａ＋Ｖｉ ここで差動増幅器８のゲインＡが十分大きいとすれば となる、したがって単位可変遅延回路の遅延時間ｔは時
間軸誤差信号Ｖｉと比例定数にだけで定まり、単位可変
遅延回路のばらつき等の影響を受けない安定したものと
なり、かつＶｉとは比例する。

それゆえ可変遅延回路における入出力信号間の遅延時間
も時間軸誤差Ｖｉに比例し、かつばらつき等の影響を受
けない。

第２図は本発明における単位可変遅延回路の一具体例を
示す回路図である。

第２図においてＱ、　Ｑ、　Ｑ、　Ｑ、はＰチャネ）Ｌ
ＩＭＯ８ＦＥＴ、Ｑ２Ｑ５はＮチャネＪＬ／ＭＯ３ＦＥ
Ｔ。

Ｃｓ、はＱ、Ｑ、のゲート容量、　Ｑ、Ｑ、のドレイン
容量、および配線の容量等の和を示す。この回路の動作
について簡単に説明する。

例えば入力信号１２がハイレベルからローレベルに変化
した場合、Ｑｌは導通し、Ｑ、はカットオフするので電
源からＱ□、Ｑ、を経て電流が流れＣｓｌを充電する。

Ｃｓ、の両端の電圧が低いうちはＱ４が導通し、Ｑ、は
カットオフであるが、充電とともにＣｓ工の両端の電圧
は上昇し、次段のＱ１０．から成るインバータのスレッ
ショルド電圧を越えるとＱ４はカットオフし、Ｑ、が導
通ずる。その結果出力信号１３はハイレベルからローレ
ベルに変化する。信号伝搬遅延時間はＱ、、　Ｑ、およ
びＱ、、Ｑ、から成るインバータの遅延時間とＣｓ□を
充放電する際の時定数で定まり、このうちインバータの
遅延時間はほぼ一定の値である。それに対し、Ｃｓ１の
充放電時定数を定める抵抗は充電時にはＱ、とＱ、のオ
ン抵抗の和、放電時にはＱ２のオン抵抗となる。Ｑ、Ｑ
、は制御信号１４に応じてそのドレインとソース間の抵
抗値が変わる電圧制御抵抗として動作するのでＣｓ、の
充電時、すなわち入力信号１２の立下り時にはその時定
数（遅延時間）を制御信号１４の電圧で可変できる。

またＱ　、、　Ｑ、、　Ｑ、、　Ｃｓ２から成る回路も
前述の回路とまったく同じ動作をするためＣ３２の充電
時の時定数も制御信号１４で可変できる。Ｃｓ１とＣｓ
、は充放電の位相が互いに逆のため第２図に示す回路全
体では入力信号立上りと立下りの遅延時間を制御するこ
とになる。それゆえこの回路を可変遅延回路の最小単位
である単位可変遅延回路とすることができる。

本発明における可変遅延回路１および遅延時間モニタ６
は上述した単位可変遅延回路を１段以上縦続接続して構
成することができる。

第３図は本発明における時間差検出回路の一具体例を示
す回路図である。

第３図において１５はＥＸ−ＯＲゲート、１６はＣＲに
よる平滑回路である。第４図はＥＸ−ＯＲゲートの入出
力信号の関係を示すタイムチャートである。以下図に従
い説明する。

ＥＸ−ＯＲゲート１５は排他的論理和演算を行なうもの
でその出力信号は２つの入力信号１，２のレベルが一致
しているときにはローレベルであり、一致していないと
きにはハイレベルである。

平滑回路１６はＥＸ−ＯＲゲート１５の出力信号を平滑
化して、この出力信号電圧のデユーティ比に比例した電
圧を得る。

ＥＸ−ＯＲゲート１５の入力に同一の信号を加えた場合
には２つの入力信号は常に一致するのでＥＸ−ＯＲゲー
ト出力はローレベルのままで平滑回路出力は零である。

しかし入力信号間に位相差−（時間差）があり、入力信
号が一致していない時にはＥＸ−ＯＲゲート出力はハイ
レベルとなるため、ＥＸ−ＯＲゲート出方は遅延時間に
比例したデユーティ比をもつ矩形波になる。平滑回路１
６の出力電圧はＥＸ−ＯＲゲート１６の出力の矩形波の
デユーティ比に比例するので、平滑回路１６の出力電圧
は入力信号間の位相差（時間差）に比例する。

なお上述の実施例ではＭＯＳＦＥＴ等がら成る回路を例
に説明を行なっているが本発明による時間軸誤差補正装
置は上述の実施例に限定されるものではなく例えば接合
型ＦＥＴ、バイポーラトランジスタを用いて構成するこ
ともできる。また可変遅延回路において遅延時間を変化
させるための制御信号源としては上述の実施例では電圧
信号を用いて説明を行なったが、電流信号により遅延時
間を変化させる可変遅延回路を用いても電圧信号の場合
と同様の原理で遅延時間制御を行なうことができること
も明らかである。

第５図は本発明の実施例としての時間軸変動補正装置を
ビデオディスクプレーヤ（以下ＶＤＰと略称する）に用
いた場合の時間軸補正回路部のブロック構成図である。

ＶＤＰにおいてはディスクから再生した信号に含まれる
時間軸の誤差の補正には、ディスクモータ１７の回転数
を制御して主に直流から低い周波数までの時間軸の変動
を補正する回路と可変遅延回路１の遅延時間を制御して
主に高い周波数の時間軸の変動を補正する回路の２つの
時間軸変動補正装置を併用している０本例ではそのうち
高い周波数の時間軸変動を補正する回路に本発明の実施
例を用いている。ＶＤＰにお　　４いては時間軸誤差を
検出するための同期信号としては水平同期信号とカラー
サブキャリア信号の２つの同期信号を用いる。そのため
時間軸誤差信号は水平同期信号とカラーサブキャリア信
号のそれぞれの時間軸誤差を加算して得る。なお位相比
較器、位相・周波数比較器等を用いて時間軸誤差を検出
する方法は既知の技術でありここでの説明は省略する。

得られた時間軸誤差信号５は位相補償された後、２つの
時間軸補正回路に入力され１時間軸誤差補正装置は時間
軸誤差が減少するようにディスクモータ１７の回転数お
よび可変遅延回路１の遅延時間の制御を行なう。その結
果１時間軸誤差を補正することができる。

〔発明の効果〕

本発明による時間軸変動補正装置はＶＣ○、クロックド
ライバー等の回路が不要になるため構成が簡易であり、
かつ遅延時間と誤差信号とが回路定数等のばらつきによ
らず常に一定の比例関係になるため制御系の設計が容易
である。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図。 第２図は単位可変遅延回路の回路図、第３図は時間差検
出回路の回路図、第４図はＥＸ−ＯＲゲートの入出力タ
イムチャート図、第５図は本発明をビデオディスクプレ
ーヤに適用した場合の回路例を示すブロック図である。 １　可変遅延回路。 ２　遅延時間制御信号発生回路。 ３　単位可変遅延回路。 ４　基準信号源。 ５　時間軸誤差信号。 ６　遅延時間モニタ。 ７　時間差検出回路。 ８　差動増幅器。 ９　遅延時間制御信号。 １０　　人力信号。 １１　　出力信号。 １５ＥＸ−ＯＲゲート。 １６　　平滑回路。 代理人弁理士　　小　川　勝　男 ・　　萬　１　図

Claims (1)

【特許請求の範囲】
1. １、入力された入力信号を遅延させて出力する時間軸補
   正用可変遅延回路と、前記入力信号に含まれる同期信号
   と或る基準信号とを比較して該入力信号の基準信号に対
   する時間軸誤差を検出し時間軸誤差信号として出力する
   時間軸誤差検出回路と、前記時間軸補正用可変遅延回路
   と同じ環境に置かれた同じ特性のモニタ用可変遅延回路
   と、基準信号を前記モニタ用可変遅延回路に通し、該遅
   延回路における基準信号の遅延量を検出し、該遅延量と
   前記時間軸誤差信号を比較して両者が一致するように遅
   延時間制御信号を発生して前記モニタ用可変遅延回路の
   遅延時間をフィードバック制御すると共に、その同じ遅
   延時間制御信号により前記時間軸補正用可変遅延回路の
   遅延時間を可変制御する遅延時間制御信号発生回路と、
   から成ることを特徴とする時間軸誤差補正装置。