JPH01101038A - 多重同期回路 - Google Patents
多重同期回路Info
- Publication number
- JPH01101038A JPH01101038A JP25853287A JP25853287A JPH01101038A JP H01101038 A JPH01101038 A JP H01101038A JP 25853287 A JP25853287 A JP 25853287A JP 25853287 A JP25853287 A JP 25853287A JP H01101038 A JPH01101038 A JP H01101038A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- synchronization
- data
- sends
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、交換機の加入者集線装置をアクセスポイント局
まで延長するための局装置に使用する多重同期回路に関
し、 加入者数が増大しても回路規模の増加の程度を小さ（す
ることを目的とし、 入力した多重化データ中の同期ビットの状態を検出して
内部メモリに蓄えられている同期情報のうち対応する同
期情報を更新すると共に、検出状態を出力する同期情報
更新手段と、該同期情報更新手段よりの検出状態が同期
外れを示す時にアラームを送出するアラーム送出手段と
、蓄えられた多重化データ中のデータ部分を該検出状態
によって該入力した多重化データ中のデータ部分で更新
し。
まで延長するための局装置に使用する多重同期回路に関
し、 加入者数が増大しても回路規模の増加の程度を小さ（す
ることを目的とし、 入力した多重化データ中の同期ビットの状態を検出して
内部メモリに蓄えられている同期情報のうち対応する同
期情報を更新すると共に、検出状態を出力する同期情報
更新手段と、該同期情報更新手段よりの検出状態が同期
外れを示す時にアラームを送出するアラーム送出手段と
、蓄えられた多重化データ中のデータ部分を該検出状態
によって該入力した多重化データ中のデータ部分で更新
し。
又は更新せずに所定フォーマットに変換して送信データ
として送出すると共に、入力したアラームを対応する該
送信データの送出タイミングに合わせて所定フォーマッ
トに変換して送出するバッファメモリとを有する様に構
成する。
として送出すると共に、入力したアラームを対応する該
送信データの送出タイミングに合わせて所定フォーマッ
トに変換して送出するバッファメモリとを有する様に構
成する。
本発明は、例えば交換機の加入者集線装置をアクセスポ
イント局まで延長するための局装置に使用される多重同
期回路に関するものである。
イント局まで延長するための局装置に使用される多重同
期回路に関するものである。
第４図は多重同期回路使用説明図で、第４図（ａ）は接
続図、第４図（ｂ）、 （Ｃ）はフレームフォーマット
を示す。
続図、第４図（ｂ）、 （Ｃ）はフレームフォーマット
を示す。
先ず、第４図（ａ）に示す様に加入者からのデータはア
クセスポイント局で多重化され、ディジタル伝送路を通
って局装置で交換機インターフェース□信号に変換され
、加入者集線装置を介して加入者線交換機に加えられる
が、本発明の多重同期回路は局装置に含まれる（斜線部
分）。
クセスポイント局で多重化され、ディジタル伝送路を通
って局装置で交換機インターフェース□信号に変換され
、加入者集線装置を介して加入者線交換機に加えられる
が、本発明の多重同期回路は局装置に含まれる（斜線部
分）。
次に、多重同期回路が受信する加入者データの１フレー
ムは第４図（ｂ）に示す様に１例えばｌ１ｌ−１４加入
者データと各加入者に対応する加入者制御信号（例えば
９課金情報など）及び４加入者に対して１個の同期ビッ
トで構成され、これを１ベーシツクフレーム（以下、Ｉ
ＢＦと省略す）と云う。
ムは第４図（ｂ）に示す様に１例えばｌ１ｌ−１４加入
者データと各加入者に対応する加入者制御信号（例えば
９課金情報など）及び４加入者に対して１個の同期ビッ
トで構成され、これを１ベーシツクフレーム（以下、Ｉ
ＢＦと省略す）と云う。
尚、各ＢＦに挿入されている同期ビットはそれぞれ独立
しているので、あるＢＦで同期が取れても隣接のＯＦで
は同期が取れない場合がある。
しているので、あるＢＦで同期が取れても隣接のＯＦで
は同期が取れない場合がある。
これらのＢＦは第４図（Ｃ）に示す様に多重化されて１
例えば局装置に送出されるが、局装置内のＭＵＸ（多重
化・分離部）で多重化されたＢＦ全全体同期が取られた
後に多重同期回路に加えられる。
例えば局装置に送出されるが、局装置内のＭＵＸ（多重
化・分離部）で多重化されたＢＦ全全体同期が取られた
後に多重同期回路に加えられる。
ここでは同期状態に対応して受信データを処理し、所定
のフォーマットに変換して外部に送出するが、この多重
同期回路としては収容する加入者数が増加しても回路規
模の増加の程度を小さくすることが必要である。
のフォーマットに変換して外部に送出するが、この多重
同期回路としては収容する加入者数が増加しても回路規
模の増加の程度を小さくすることが必要である。
第５図は従来例のブロック図を示す。
図において、入力したｎ多重のＢＦ倍信号分離部１で加
入者データ、加入者制御信号（以下、データ部分と言う
）と同期ビットに分離され、データ部分はバッファ２へ
、同期ビットは同期検出部３内の対応する同期検出器に
加えられる。同期検出部３では各ＢＦごとに独立に同期
検出して同期保護を行う。
入者データ、加入者制御信号（以下、データ部分と言う
）と同期ビットに分離され、データ部分はバッファ２へ
、同期ビットは同期検出部３内の対応する同期検出器に
加えられる。同期検出部３では各ＢＦごとに独立に同期
検出して同期保護を行う。
即ち、同期検出は最初に同期ビットが検出された時、そ
のビットを保持すると共に、そのタイミング信号でカウ
ンタを動作させ５次の同期ビットが入力する筈の所で得
たビットと保持ビットとのＥＸ−ＯＲをＥＸ−ＯＲゲー
ト（図示せず）で取って、その出力レベルがしてあれば
同期が取れ、■であれば同期が取れなかったとする。
のビットを保持すると共に、そのタイミング信号でカウ
ンタを動作させ５次の同期ビットが入力する筈の所で得
たビットと保持ビットとのＥＸ−ＯＲをＥＸ−ＯＲゲー
ト（図示せず）で取って、その出力レベルがしてあれば
同期が取れ、■であれば同期が取れなかったとする。
同期が取れた時はそのタイミング信号をバッファメモリ
２内のコントロールに送出することにより、バッファメ
モリ２内に蓄えた前のデータ部分を入力した新しいデー
タ部分に更新して所定フォーマットに変換して送出する
。
２内のコントロールに送出することにより、バッファメ
モリ２内に蓄えた前のデータ部分を入力した新しいデー
タ部分に更新して所定フォーマットに変換して送出する
。
しかし、同期が取れなかった時は蓄えた前のデータ部分
を更新しないで所定フォーマットに変換して送出すると
共に、アラーム検出部内の対応するアラーム検出器から
アラームが送出される。
を更新しないで所定フォーマットに変換して送出すると
共に、アラーム検出部内の対応するアラーム検出器から
アラームが送出される。
尚、多重化されたフレーム全体の同期は前段で取ってい
るので、この多重同期回路には同期の取れたものが入力
するが、前記の様に各叶は同期が取れているものもあれ
ば取れないものもあるのでそれをＢＦ内の同期ビットの
状態を検出することによりデータの有効／無効を検出す
る。
るので、この多重同期回路には同期の取れたものが入力
するが、前記の様に各叶は同期が取れているものもあれ
ば取れないものもあるのでそれをＢＦ内の同期ビットの
状態を検出することによりデータの有効／無効を検出す
る。
ここで、第５図に示す様に各ＢＦの同期検出は加入者ご
とに同期検出器とアラーム検出器を持ち。
とに同期検出器とアラーム検出器を持ち。
加入者の数だけアラーム信号線を必要とする。
そこで、交換機の大型、大容量化に伴い、収容する加入
者数が増大する程１回路規模が大きくなると云う問題点
がある。
者数が増大する程１回路規模が大きくなると云う問題点
がある。
〔問題点を解決する為の手段〕
第１図は本発明の原理ブロック図である。
図中、７は入力した多重化データ中の同期ビットの状態
を検出して内部メモリに蓄えられている同期情報のうち
対応する同期情報を更新すると共に、検出状態を出力す
る同期情報更新手段で、６は該同期情報更新手段よりの
検出状態が同期外れを示す時にアラームを送出するアラ
ーム送出手段である。
を検出して内部メモリに蓄えられている同期情報のうち
対応する同期情報を更新すると共に、検出状態を出力す
る同期情報更新手段で、６は該同期情報更新手段よりの
検出状態が同期外れを示す時にアラームを送出するアラ
ーム送出手段である。
又、５は蓄えられた多重化データ中のデータ部分を該検
出状態によって該入力した多重化データ中のデータ部分
で更新し、又は更新せずに所定フォーマットに変換して
送信データとして送出すると共に、人力したアラームを
対応する該送信データの送出タイミングに合わせて所定
フォーマットに変換して送出するバッファメモリである
。
出状態によって該入力した多重化データ中のデータ部分
で更新し、又は更新せずに所定フォーマットに変換して
送信データとして送出すると共に、人力したアラームを
対応する該送信データの送出タイミングに合わせて所定
フォーマットに変換して送出するバッファメモリである
。
本発明は入力した多重化データ中の同期ピントの状態を
同期情報更新手段７で検出して、内部メモリに蓄えてい
る同期情報のうち対応する同期情報を更新して同期検出
・保護を行うが、同期外れの状態にあることを検出した
時はこの検出状態をアラーム送出手段６とバッファメモ
リ５に送出する。
同期情報更新手段７で検出して、内部メモリに蓄えてい
る同期情報のうち対応する同期情報を更新して同期検出
・保護を行うが、同期外れの状態にあることを検出した
時はこの検出状態をアラーム送出手段６とバッファメモ
リ５に送出する。
そこで、アラーム送出手段６はアラームをバッファメモ
リ５に送出し、バッファメモリは同期外れのデータ部分
に対しては前に蓄えたデータ部分をそのまま所定のフォ
ーマットに変換して送信データとして送出するが、この
時、入力したアラームを所定フォーマットに変換して対
応する送信データに合わせて送出する。
リ５に送出し、バッファメモリは同期外れのデータ部分
に対しては前に蓄えたデータ部分をそのまま所定のフォ
ーマットに変換して送信データとして送出するが、この
時、入力したアラームを所定フォーマットに変換して対
応する送信データに合わせて送出する。
即ち、同期情報更新手段７内の内部メモリに各ＢＦごと
の最新の同期情報を蓄え、同期外れ状態になった時はア
ラームを多重化して対応するデータ部分に合わせて送出
する様にしたので、アラーム線は一本で済み、加入者数
が増大しても回路規模の増加の程度を小さくすることが
できる。
の最新の同期情報を蓄え、同期外れ状態になった時はア
ラームを多重化して対応するデータ部分に合わせて送出
する様にしたので、アラーム線は一本で済み、加入者数
が増大しても回路規模の増加の程度を小さくすることが
できる。
第２図は本発明の実施例のブロック図、第３図は第２図
中の動作説明図を示す。ここで、第３図中の左側の符号
は第２図中の同じ符号の部分の波形を示す。又、全図を
通じて同一符号は同一対象物を示す。
中の動作説明図を示す。ここで、第３図中の左側の符号
は第２図中の同じ符号の部分の波形を示す。又、全図を
通じて同一符号は同一対象物を示す。
尚、アラーム送出器６１はアラーム送出手段６の構成部
分、同期検出器７１．ステータスビット更新器７２．
ＲＡＭ ７３．アドレス発生器７３は同期情報更新手段
７の構成部分を示す。以下、第３図を参照しながら第２
図の動作を説明する。
分、同期検出器７１．ステータスビット更新器７２．
ＲＡＭ ７３．アドレス発生器７３は同期情報更新手段
７の構成部分を示す。以下、第３図を参照しながら第２
図の動作を説明する。
先ず、第３図−〇に示す様にｎ多重のＢＦ倍信号分離部
１でデータ部分と同期ビットに分離され。
１でデータ部分と同期ビットに分離され。
例えばＢＦ−２の同期ビットが同期検出器７１に加えら
れる。そこで、入力したビットが同期ビットであること
を検出し、ステータスビット更新器７２に対して同期が
取れたこと示すＬレベルのタイミング信号を送出する。
れる。そこで、入力したビットが同期ビットであること
を検出し、ステータスビット更新器７２に対して同期が
取れたこと示すＬレベルのタイミング信号を送出する。
ステータスビット更新器７２はアドレス発生器７４で発
生したアドレスによりＲＡＭ ７３にある各ＯＦの同期
情報の中からＢＰ−２の同期情報を読み出して予め保持
しているいるので、上記のタイミング信号で同期情報を
９例えば同期外れから同期確立に更新し、再び、ＲＡＭ
７３内の同じアドレスの部分に蓄える。
生したアドレスによりＲＡＭ ７３にある各ＯＦの同期
情報の中からＢＰ−２の同期情報を読み出して予め保持
しているいるので、上記のタイミング信号で同期情報を
９例えば同期外れから同期確立に更新し、再び、ＲＡＭ
７３内の同じアドレスの部分に蓄える。
これと同時に、第３図−■に示す様にＢＰ−２の同期が
取れたと云う検出状態をアラーム送出器６１とバッファ
ーメモリ５に送出するが、アラーム送出器はアラームを
送出せず、バッファメモリは蓄えていたＢＰ−２のデー
タ部分を入力したＢＰ−２のデータ部分で更新して所定
フォーマットで送信データとして送出する（第３図−〇
〜■右側参照）。
取れたと云う検出状態をアラーム送出器６１とバッファ
ーメモリ５に送出するが、アラーム送出器はアラームを
送出せず、バッファメモリは蓄えていたＢＰ−２のデー
タ部分を入力したＢＰ−２のデータ部分で更新して所定
フォーマットで送信データとして送出する（第３図−〇
〜■右側参照）。
次に、同期検出器７１は入力したＢＰ−３の同期ビット
が検出できないので、ここからＨレベルのタイミング信
号をステータスビット更新器７２に送出する。
が検出できないので、ここからＨレベルのタイミング信
号をステータスビット更新器７２に送出する。
そこで、上記の様にＲＡＭ ７３から読み出したＢＦ−
３の同期情報を１例えば同期外れに更新してＲＡＭ ７
３の同じアドレスに再び蓄えると共に、検出状態をバッ
ファメモリ５とアラーム送出器６１に送出するので、後
者は０Ｆ−３に対するアラームをバッファメモリに送出
する。
３の同期情報を１例えば同期外れに更新してＲＡＭ ７
３の同じアドレスに再び蓄えると共に、検出状態をバッ
ファメモリ５とアラーム送出器６１に送出するので、後
者は０Ｆ−３に対するアラームをバッファメモリに送出
する。
バッファメモリ５は蓄えていたＢＰ−３のデータ部分を
入力したＢＦ−３のデータ部分に更新しないで所定フォ
ーマントに変換して送出すると同時に、多重化した所定
フォーマットのＢＦ−３アラームを送出する（第３図−
■〜■の中程参照）。以下、これらの動作を繰り返す。
入力したＢＦ−３のデータ部分に更新しないで所定フォ
ーマントに変換して送出すると同時に、多重化した所定
フォーマットのＢＦ−３アラームを送出する（第３図−
■〜■の中程参照）。以下、これらの動作を繰り返す。
即ち、各ＢＦの同期情報をＲＡＭに蓄えて最新の情報に
更新すると共に、同期外れの状態になってアラームを送
出する際には多重化して直列形式で送出するのでアラー
ム線は一本でよくなり、加入者数が増加しても回路規模
の増加の程度を小さくすることができる。
更新すると共に、同期外れの状態になってアラームを送
出する際には多重化して直列形式で送出するのでアラー
ム線は一本でよくなり、加入者数が増加しても回路規模
の増加の程度を小さくすることができる。
以上詳細に説明した様に本発明によれば、加入者数が増
加しても回路規模の増加の程度を小さくすることができ
ると云う効果がある。
加しても回路規模の増加の程度を小さくすることができ
ると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図は多重同期回路使用説明図、 第５図は従来例のブロック図を示す。 図において、 ５はバッファメモリ、 ６はアラーム送出手段、 ７は同期情報更新手段を示す。 序完叩の文がＥダ１のフ゛０ツ刀口 弔 ２ 図 （５ユ４ リ
の動作説明図、 第４図は多重同期回路使用説明図、 第５図は従来例のブロック図を示す。 図において、 ５はバッファメモリ、 ６はアラーム送出手段、 ７は同期情報更新手段を示す。 序完叩の文がＥダ１のフ゛０ツ刀口 弔 ２ 図 （５ユ４ リ
Claims (1)
- 入力した多重化データ中の同期ビットの状態を検出して
内部メモリに蓄えられている同期情報のうち対応する同
期情報を更新すると共に、検出状態を出力する同期情報
更新手段（７）と、該同期情報更新手段よりの検出状態
が同期外れを示す時にアラームを送出するアラーム送出
手段（６）と、蓄えられた多重化データ中のデータ部分
を該検出状態によって該入力した多重化データ中のデー
タ部分で更新し、又は更新せずに所定フォーマットに変
換して送信データとして送出すると共に、入力したアラ
ームを対応する該送信データの送出タイミングに合わせ
て所定フォーマットに変換して送出するバッファメモリ
（５）とを有することを特徴とする多重同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25853287A JPH0666746B2 (ja) | 1987-10-14 | 1987-10-14 | 多重同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25853287A JPH0666746B2 (ja) | 1987-10-14 | 1987-10-14 | 多重同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101038A true JPH01101038A (ja) | 1989-04-19 |
| JPH0666746B2 JPH0666746B2 (ja) | 1994-08-24 |
Family
ID=17321526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25853287A Expired - Lifetime JPH0666746B2 (ja) | 1987-10-14 | 1987-10-14 | 多重同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666746B2 (ja) |
-
1987
- 1987-10-14 JP JP25853287A patent/JPH0666746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666746B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| EP0437197A2 (en) | Digital cross connection apparatus | |
| EP0539758A1 (en) | Sonet pointer interpretation system | |
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| EP0372458B1 (en) | Synchronous multiplex transmission apparatus | |
| JP2600596B2 (ja) | クロスコネクト装置 | |
| JP3161911B2 (ja) | 回線切替方法及び回線切替装置 | |
| US5768282A (en) | Node provided with facility for checking establishment of synchronization | |
| US5252961A (en) | System for monitoring status of plurality of repeaters | |
| US6738395B1 (en) | Pointer processing and path BIP-8 computation for large concatenated payloads | |
| JP2967611B2 (ja) | 信号識別方法 | |
| KR100283998B1 (ko) | 광가입자 전송장치에서의 계위단위그룹 데이터에 대한 계위단위포인터 정렬장치 | |
| JPH11103289A (ja) | 装置内自己監視方式 | |
| JP3041868B2 (ja) | 高速回線障害通知方法および高速回線障害通知システム | |
| JPH0666746B2 (ja) | 多重同期回路 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JP2821338B2 (ja) | ２次アラーム出力制御方法 | |
| JP3271444B2 (ja) | Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP2758008B2 (ja) | 障害情報伝達方式 | |
| JPH06209311A (ja) | フレーム同期方法及び伝送装置 | |
| JPS61116443A (ja) | デイジタルデ−タ伝送用スタツフビツト插入方式 | |
| JPH1032554A (ja) | 伝送／中継装置の信号処理回路 |