JPH01101774A

JPH01101774A - イメージスキャナ装置

Info

Publication number: JPH01101774A
Application number: JP62259154A
Authority: JP
Inventors: Atsuo Nishijima; 西島　敦夫; Haruyuki Koizumi; 小泉　治幸; Tokuji Morii; 森井　徳治
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1987-10-14
Filing date: 1987-10-14
Publication date: 1989-04-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）この発明は、白、黒のみならず中間調（灰色）の読取り
を可能としたイメージスキャナ装置に関する。

（発明の概要）この発明では、ＣＣＤイメージセンサの駆動パルスと副
操作方向の一定変位量毎に発生する変位パルスに同期し
て漸次レベル変化する一定周期の階段状アナログ電圧を
発生させ、これを基準電圧としてＣＣＤイメージセンサ
の出力を２値化することにより、最終的にビデオ信号を
得るようにしたものである。

（従来技術とその問題点）従来一般のイメージスキャナ装置は、原稿の色調を全て
白か黒かの２色に変換して読取るものであり、このため
原稿として写真が用いられたような場合、読取られた画
像は極めてコントラストのきつい見にくい画像となって
しまう。

そこで、昨今臼、黒２値化のみならず灰色（中間調）を
も読取り再生可能なイメージスキャナ装置が提案されて
いる。

しかしながら、この様な従来装置にあっては、ＣＣＤイ
メージセンサの画像出力を高速Ａ／Ｄ変換器を用いてデ
ジタル情報に変換し、これを複数の基準データと比較し
て、該当画素の階調を識別するようにしているため、装
置が極めて高価なものとなり、いわゆる普及型のワープ
ロ入力用などには適用しがたいという問題点がめった。

（発明の目的）この発明の目的は、この種の中間調読取りが可能なイメ
ージスキャナ装置におけるコストダウンを可能とするこ
とにおる。

（発明の構成と効果）この発明は上記の目的を達成するために、ＣＣＤイメー
ジセンサの駆動パルスと副走査方向の一定変位量毎に発
生する変位パルスに同期して漸次レベル変化する一定周
期の階段状アナログ電圧を発生する回路と、前記階段状アナログ電圧を基準電圧として、ＣＣＤイメ
ージセンサの出力を２値化する回路と、を備え、前記２
値化により得られた信号をビデオ信号として外部へ出力
することを特徴とするものである。

このような構成によれば、ＣＣＤイメージセンサから出
力される画像情報をアナログ信号のままでレベル弁別す
るため、従来装置のように高価な高速Ａ／Ｄ変換器が不
要となり、また階段状アナログ電圧の発生も単純なり／
Ａ変換器を用いて構成できるため、装置のコストダウン
が可能となる。

（実施例の説明）第１図は、本発明に係わるイメージスキャナ装置の一実
施例を示す全体ブロック図でおる。

同図において、基本クロック発生回路１で生成されたク
ロックＣＬＫは、ロジック制御部２へと与えられる。

ロジック制御部２は、例えばゲートアレイ等で構成され
、イメージスキャナ装置の動作に必要な各種ロジック制
御を行なうようになされている。

良く知られているように、ロジック制御の基本は、公知
のＡＵ、ＷＧ、ＡＲ等の各信号を生成したり、ドライブ
用バッファ３を介して、ＣＣＤイメージセンサ４を駆動
したりするもので、特にこの実施例にあっては本発明に
関連して階段状アナログ電圧の発生制御を司どるように
なされている。

一方、イメージセンサ４で読取られた画像は、例えば１
０２４ビツトのアナログ画素信号となって出力された後
、エミッタ７４０７回路等からなるインピーダンス変換
回路６でインピーダンス変換され、さらに増幅回路６で
適当なレベルに増幅される。

次いで、増幅回路６の出力は、黒レベル固定用のクラン
プ回路７を経て２系統に分岐され、一方は２値化回路８
へと、また他方は浮動回路９を介して基準電圧決定回路
１０へと供給される。

また、階段状アナログ電圧発生回路１１では、ＣＣＤイ
メージセンサの駆動パルスＰと一定変位量毎に変位パル
ス発生回路１３から発生する変位パルスＱに同期して漸
次レベル変化する一定周期の階段状アナログ電圧を生成
し、得られたアナログ電圧ＶＩ６は、基準電圧決定回路
１０に供給される。

基準電圧決定回路１０では、浮動回路９から与えられる
白黒２値化用のスレショルド信号ＶＴＨまたは階段状ア
ナログ電圧発生回路１１から得られる階段状アナログ電
圧ＶＩ６のいずれかを選択し、これを基準電圧として２
値化回路８に与え、ここで白黒２値化のためのレベル弁
別または１６段階中間調弁別のためのレベル弁別のいず
れかが行なわれる。

そして、２値化回路８の出力信号Ｖｖはビデオ信号とし
て例えばワードプロセッサ１２へと与えられる。

なお、図中変位パルス発生回路１３は、良く知られたよ
うにインクリメンタリロータリエン」−ダ等で構成され
、イメージスキャナのＣＣＤ幅方向移動変位量に相当す
るパルス列Ｑを出力する。

次に、以上説明した増幅回路６．クランプ回路７．２値
化回路８．浮動回路９．基準電圧決定回路１０および階
段状アナログ電圧発生回路１１の詳細を第２図を参照し
ながら説明する。

インピーダンス変換回路５の出力信号は、ＯＰアンプ等
からなる増幅回路６で増幅された俊、その出力側に交流
結合されたクランプ回路７に送られる。

ここで、クランプ回路７の作用により、ＣＯＤ出力の黒
レベルが固定された後、クランプ回路７の出力はさらに
浮動回路９に与えられる。

良く知られているように、浮動回路９ではＣＯＤ出力の
バックグラウンドレベルに追従したしきい値信号ＶＴＨ
が生成され、このしきい値信号ＶＴＨは基準電圧決定回
路１０に供給される。

一方、階段状アナログ電圧発生回路１１は、カウンタ１
１１．１１２およびＲＯＭ１１３で構成され、ＲＯＭ１
１３のＤｏ、ＤＩ、Ｄ２．Ｄ３各出力には、Ｄ／Ａ変換
用の抵抗Ｒ１〜Ｒ４が接続されている。これらの抵抗の
抵抗値は、Ｒ２−２Ｒ＋　、Ｒ３＝４Ｒ＋　、Ｒ４＝８
Ｒ＋の関係が成立するようになされている。

そして、変位パルスＱが入力されるたびにカウンタ１１
２がカウントアツプされ、ＲＯＭ１１３のアドレスの上
位ビットがインクリメントされる。

それにより、ＣＣＤＣＤ駆動パルス向期して発生する階
段状アナログ電圧が第３図（Ａ＞の如く１段下のパター
ンに更新される。また、ＣＣＤＣＤ駆動パルス向力され
るたびに、カウンタ１１１がカウントアツプされて、Ｒ
ＯＭ１１３のアドレスの下位ビットがインクリメントさ
れる。これにより、予め決められたスライスレベル（■
〜■）を発生するためのデジタルデータがＲＯＭ１１３
のＤｏ”＝Ｄ３に出力され、抵抗Ｒ＋〜Ｒ４でＤ／Ａ変
換されて、アナログスライスレベル■〜■のいずれかが
発生する。

従って、階段状アナログ電圧発生回路１１からは、第３
図（Ｂ）に示されるように、ＣＣＤイメージセンサの駆
動パルスＰに同期して漸次レベル変化する一定周期の階
段状アナログ電圧ＶＩ６が得られる。そして、得られた
階段状アナログ電圧ＶＩ６は、基準電圧決定回路１０に
供給される。

次に、基準電圧決定回路１０の動作を詳細に説明する。

浮動回路９から与えられる浮動しきい値信号ＶＴＨは、
可変抵抗ＶＲ＋　、ＶＲ２によって適宜レベル調整され
た後、可変抵抗器ＶＲ３の固定端子の一方に供給される
。

また、この可変抵抗ＶＲ３の固定端子の他端には、抵抗
Ｒ６を介してスイッチＳＷの可動端子が接続されている
。

そして、このスイッチＳＷの固定端子ａには前述した階
段状鋸歯状波ＶＩ６が供給され、また固定端子すには可
変抵抗ＶＲ３の固定端子の一方が接続されている。

また、可変抵抗ＶＲ３の可動側端子は、２値化回路８を
構成するＯＰアンプの反転入力に基準電圧として供給さ
れている。

従って、図に示される如くスイッチＳＷを固定端子す側
に倒した状態では、可変抵抗ＶＲ２から得られる浮動し
きい値信号ＶＴＨが可変抵抗ＶＲ３の可動端子を経て２
値化回路８へと供給され、これにより従来通り白黒２値
化弁別による画像情報の読取りが行なわれる。

これに対し、スイッチＳＷが固定端子ａ側に倒された状
態では、階段状アナログ電圧信号Ｖ＋ｓが抵抗Ｒ６およ
び可変抵抗ＶＲ３の可動端子を経て２値化回路８に供給
され、この場合には白黒レベル間を１６段階に弁別させ
た、いわゆる中間調読取りが可能となるのである。

そして、特にこの実施例では、可変抵抗器ＶＲ３と抵抗
Ｒ６は両者の合成抵抗値が非常に高くなるように定数を
選ぶことにより、スイッチＳＷの切替に際して、浮動回
路９側に全く影響を与えないという効果がある。

さらに、可変紙゛抗器ＶＲ３を半固定に設定しているた
め、コンパレータのマイナス端子に印加される階段状ア
ナログ電圧の振幅を減増調節可能となり、コントラスト
の強弱がコントロールできるという効果もある。

第４図は、印字パターンを示すもので、画像の白部分で
は各画素の状態は１″に維持されるのに対し、画像の灰
色部分では、１１１１１部分の中に適当に“０１ｊ部分
が混入されることとなり、これをワードプロセッサ側で
は通常通りに読込んでビデオＲＡＭ上に公知の手法で配
列することによって、いわゆる中間調画像を再生するこ
とができるのである。

【図面の簡単な説明】

第１図は本発明に係わるイメージスキャナ装置の一実施
例を示す全体ブロック図、第２図は本発明の要部の詳細
を示す回路図、第３図は階段状アナログ電圧を示す波形
図、第４図は印字パターンを示す図である。１・・・基本クロック発生回路２・・・ロジック制御部３・・・ドライブ用バッフ１４・・・ＣＯＤイメージセンサ５・・・インピーダンス変換回路６・・・増幅回路７・・・クランプ回路８・・・２値化回路９・・・浮動回路１０・・・基準電圧決定回路１１・・・階段状アナログ電圧発生回路１２・・・ワー
ドプロセッサ１３・・・変位パルス発生回路

Claims

【特許請求の範囲】

（１）ＣＣＤイメージセンサの駆動パルスと副走査方向
の一定変位量毎に発生する変位パルスに同期して漸次レ
ベル変化する一定周期の階段状アナログ電圧を発生する
回路と、前記階段状アナログ電圧を基準電圧として、ＣＣＤイメ
ージセンサの出力を２値化する回路と、を備え、前記２
値化により得られた信号をビデオ信号として外部へ出力
することを特徴とするイメージスキャナ装置。