JPH01102884A - チップ型アレスタ - Google Patents
チップ型アレスタInfo
- Publication number
- JPH01102884A JPH01102884A JP25926587A JP25926587A JPH01102884A JP H01102884 A JPH01102884 A JP H01102884A JP 25926587 A JP25926587 A JP 25926587A JP 25926587 A JP25926587 A JP 25926587A JP H01102884 A JPH01102884 A JP H01102884A
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- inert gas
- ceramic sintered
- electrode
- type arrester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 239000011261 inert gas Substances 0.000 claims abstract description 14
- 239000007772 electrode material Substances 0.000 abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052786 argon Inorganic materials 0.000 abstract description 4
- 229910010293 ceramic material Inorganic materials 0.000 abstract description 4
- 239000011796 hollow space material Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010304 firing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はチップ型アレスタに関し、特にたとえば通信
用機器を保護するためのチップ型アレスタに関する。
用機器を保護するためのチップ型アレスタに関する。
（従来技術）
従来、チップ型アレスタとしては、アルミナ製やガラス
製の筒体の両端に電極となる金属製のキャップを形成し
たものがあった。そして、このチップ型アレスタの内部
には不活性ガスが充填されていた。
製の筒体の両端に電極となる金属製のキャップを形成し
たものがあった。そして、このチップ型アレスタの内部
には不活性ガスが充填されていた。
（発明が解決しようとする問題点）
しかしながら、このようなチップ型アレスタでは、アル
ミナなどの材料を成形焼結して筒体を形成し、この筒体
を不活性ガス雰囲気中に入れて金属製のキャップを取り
付けなければならず、その製造工程が多かった。そのた
め、このチップ型アレスタの製造コストが上がってしま
う。さらに、筒体とキャップとが別部材として形成され
、これらの別部材を一体化するため、チップ型アレスタ
を小型化することが難しかった。
ミナなどの材料を成形焼結して筒体を形成し、この筒体
を不活性ガス雰囲気中に入れて金属製のキャップを取り
付けなければならず、その製造工程が多かった。そのた
め、このチップ型アレスタの製造コストが上がってしま
う。さらに、筒体とキャップとが別部材として形成され
、これらの別部材を一体化するため、チップ型アレスタ
を小型化することが難しかった。
それゆえに、この発明の主たる目的は、小型化すること
ができかつコストダウンを図ることができる、チップ型
アレスタを提供することである。
ができかつコストダウンを図ることができる、チップ型
アレスタを提供することである。
（問題点を解決するための手段）
この発明は、その内部に空洞部を有するセラミック焼結
体と、その一部分が空洞部内で対向するようにセラミッ
ク焼結体の内部に形成される内部電極と、セラミック焼
結体の外表面に形成され内部電極に電気的に接続される
外部電極とを含み、空洞部が減圧状態にされ、あるいは
空洞部に不活性ガスが充填された、チップ型アレスタで
ある。
体と、その一部分が空洞部内で対向するようにセラミッ
ク焼結体の内部に形成される内部電極と、セラミック焼
結体の外表面に形成され内部電極に電気的に接続される
外部電極とを含み、空洞部が減圧状態にされ、あるいは
空洞部に不活性ガスが充填された、チップ型アレスタで
ある。
（作用）
セラミック材料や電極材料などを一体化し、減圧雰囲気
中や不活性ガス雰囲気中で焼成することにより、チップ
型アレスタを形成することができる。
中や不活性ガス雰囲気中で焼成することにより、チップ
型アレスタを形成することができる。
（発明の効果）
この発明によれば、セラミック材料や電極材料などを予
め一体化し、これを焼成することによりチップ型アレス
タを形成することができるため、その製造工程が少なく
なり、チップ型アレスタのコストダウンを図ることがで
きる。さらに、セラミック材料や電極材料を別部材とせ
ず一体化した後焼成するため、チップ型アレスタを小型
化することができる。
め一体化し、これを焼成することによりチップ型アレス
タを形成することができるため、その製造工程が少なく
なり、チップ型アレスタのコストダウンを図ることがで
きる。さらに、セラミック材料や電極材料を別部材とせ
ず一体化した後焼成するため、チップ型アレスタを小型
化することができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
（実施例）
第１図はこの発明の一実施例を示す斜視図であり、第２
図は第１図の線■−Ｈにおける断面図である。このチッ
プ型アレスタ１０はセラミック焼結体１２を含む。セラ
ミック焼結体１２の内部には空洞部１４が形成される。
図は第１図の線■−Ｈにおける断面図である。このチッ
プ型アレスタ１０はセラミック焼結体１２を含む。セラ
ミック焼結体１２の内部には空洞部１４が形成される。
セラミック焼結体１２の内部には、空洞部１４内で対向
するように２つの内部電極１６ａおよび１６ｂが形成さ
れる。
するように２つの内部電極１６ａおよび１６ｂが形成さ
れる。
そして、セラミック焼結体１２の一方端面には、内部電
極１６ａに接続するように外部電極１８ａが形成される
。同様に、セラミック焼結体１２の他方端面には、内部
電極１６ｂに接続するように外部電極１８ｂが形成され
る。
極１６ａに接続するように外部電極１８ａが形成される
。同様に、セラミック焼結体１２の他方端面には、内部
電極１６ｂに接続するように外部電極１８ｂが形成され
る。
空洞部１４には、たとえばアルゴンガスなどの不活性ガ
スが充填される。この不活性ガスの圧力および内部電極
１６ａおよび１６ｂの間隔によって、チップ型アレスタ
１０の放電電圧が調整される。なお、空洞部１４には、
不活性ガスを充填せず、減圧状態にしてもよい。
スが充填される。この不活性ガスの圧力および内部電極
１６ａおよび１６ｂの間隔によって、チップ型アレスタ
１０の放電電圧が調整される。なお、空洞部１４には、
不活性ガスを充填せず、減圧状態にしてもよい。
このチップ型アレスタ１０を形成する場合、第３図に示
すように、第１の絶縁体グリーンシート２０が準備され
る。第１の絶縁体グリーンシート２０の一方主面上には
、内部電極１６ａとなるべき電極材料２２が印刷される
。第１の絶縁体グリーンシート２０上には、第２の絶縁
体グリーンシート２４が積層される。第２の絶縁体グリ
ーンシート２４には、空洞部１４となるべき孔２６が形
成される。さらに、第２の絶縁体グリーンシート２４上
には、第３の絶縁体グリーンシート２８が積層される。
すように、第１の絶縁体グリーンシート２０が準備され
る。第１の絶縁体グリーンシート２０の一方主面上には
、内部電極１６ａとなるべき電極材料２２が印刷される
。第１の絶縁体グリーンシート２０上には、第２の絶縁
体グリーンシート２４が積層される。第２の絶縁体グリ
ーンシート２４には、空洞部１４となるべき孔２６が形
成される。さらに、第２の絶縁体グリーンシート２４上
には、第３の絶縁体グリーンシート２８が積層される。
第３の絶縁体グリーンシート２８には、第１の絶縁体グ
リーンシート２０の電極材料２２に対向する位置に内部
電極１６ｂとなるべき電極材料３０が印刷されている。
リーンシート２０の電極材料２２に対向する位置に内部
電極１６ｂとなるべき電極材料３０が印刷されている。
これらの絶縁体グリーンシート２０．２４および２８を
圧着し、これをアルゴンガスなどの不活性ガス雰囲気中
で焼成することによってチップ型アレスタｌＯが形成さ
れる。
圧着し、これをアルゴンガスなどの不活性ガス雰囲気中
で焼成することによってチップ型アレスタｌＯが形成さ
れる。
実験例では、セラミック焼結体として（ＢａＣａ）（Ｔ
ｉ Ｚｒ）Ｏｘ系の非還元性材料を使用し、電極材料と
してニッケルを用いたものをサンプル１とした。また、
セラミック焼結体としてＳｉＯ、−ＢａＯ−ＡｌｔＯ３
−Ｂ、Ｏ，−Ｃｒ、Ｏ。
ｉ Ｚｒ）Ｏｘ系の非還元性材料を使用し、電極材料と
してニッケルを用いたものをサンプル１とした。また、
セラミック焼結体としてＳｉＯ、−ＢａＯ−ＡｌｔＯ３
−Ｂ、Ｏ，−Ｃｒ、Ｏ。
系の低温焼結材料を使用し、内部電極として銅を用いた
ものをサンプル２とした。なお、サンプル１およびサン
プル２は、縦５．６ｍ、横５．０鶴、厚さ２．０ｍの大
きさに形成され、空洞部１４には２００Ｔｏ ｒ ｒの
アルゴンガスを充填した。
ものをサンプル２とした。なお、サンプル１およびサン
プル２は、縦５．６ｍ、横５．０鶴、厚さ２．０ｍの大
きさに形成され、空洞部１４には２００Ｔｏ ｒ ｒの
アルゴンガスを充填した。
これらのサンプルＩおよびサンプル２について、内部電
極１６ａと１６ｂの間隔を変えて放電電圧およびサージ
耐量を測定し表に示した。
極１６ａと１６ｂの間隔を変えて放電電圧およびサージ
耐量を測定し表に示した。
このようなチップ型アレスタでは、絶縁体グリーンシー
ト上に電極材料を印刷し、これらを一体化して焼成する
ことによりチップ型アレスタが形成されるため、小型に
することができ、かつその製造工程を減らすことができ
る。また、絶縁体グリーンシートの厚みを一定に形成す
れば、この絶縁体グリーンシートを重ねる枚数によって
第２の絶縁体グリーンシート２４の厚みを変えることが
でき、それによって内部電極１ ’６ ａと１６ｂの間
隔を変えることができる。そのため、電極間隔を節単に
かつ高い精度で決定することができ、それによって放電
電圧のばらつきを小さくすることができる。 − さらに、外部電極１８ａおよび１８ｂがセラミック焼結
体１２の両端面に形成されているため、プリント基板な
どに表面実装することができる。
ト上に電極材料を印刷し、これらを一体化して焼成する
ことによりチップ型アレスタが形成されるため、小型に
することができ、かつその製造工程を減らすことができ
る。また、絶縁体グリーンシートの厚みを一定に形成す
れば、この絶縁体グリーンシートを重ねる枚数によって
第２の絶縁体グリーンシート２４の厚みを変えることが
でき、それによって内部電極１ ’６ ａと１６ｂの間
隔を変えることができる。そのため、電極間隔を節単に
かつ高い精度で決定することができ、それによって放電
電圧のばらつきを小さくすることができる。 − さらに、外部電極１８ａおよび１８ｂがセラミック焼結
体１２の両端面に形成されているため、プリント基板な
どに表面実装することができる。
なお、第４図はこの発明の他の実施例を示す断面図であ
り、空洞部１４が外気と通じる貫通孔を設けたセラミッ
ク焼結体１２を準備しておき、その後空洞部１４を減圧
状態とするか不活性ガスを充填し、次いで貫通孔を塞ぐ
ように封止材３２をセラミック焼結体１２に接合しても
よい。なお３４は封止材３２とセラミック焼結体１２と
の接合材である。
り、空洞部１４が外気と通じる貫通孔を設けたセラミッ
ク焼結体１２を準備しておき、その後空洞部１４を減圧
状態とするか不活性ガスを充填し、次いで貫通孔を塞ぐ
ように封止材３２をセラミック焼結体１２に接合しても
よい。なお３４は封止材３２とセラミック焼結体１２と
の接合材である。
第１図はこの発明の一実施例を示す斜視図である。
第２図は第１図実施例の線ｎ−ｎにおける断面図である
。 第３図は第１図実施例に示すチップ型アレスタを製造す
る工程を説明するための斜視図である。 第４図はこの発明の他の実施例を示す断面図である。 図において、１０はチップ型アレスタ、１２はセラミッ
ク焼結体、１４は空洞部、１６ａおよび１６ｂは内部電
極、１８ａおよび１８ｂは外部電極を示す。 特許出願人 株式会社、村田製作所 代理人 弁理士 岡 １） 全 啓 表 第２図 １０
。 第３図は第１図実施例に示すチップ型アレスタを製造す
る工程を説明するための斜視図である。 第４図はこの発明の他の実施例を示す断面図である。 図において、１０はチップ型アレスタ、１２はセラミッ
ク焼結体、１４は空洞部、１６ａおよび１６ｂは内部電
極、１８ａおよび１８ｂは外部電極を示す。 特許出願人 株式会社、村田製作所 代理人 弁理士 岡 １） 全 啓 表 第２図 １０
Claims (1)
- その内部に空洞部を有するセラミック焼結体、その一部
分が前記空洞部内で対向するように前記セラミック焼結
体の内部に形成される内部電極、前記セラミック焼結体
の外表面に形成され前記内部電極に電気的に接続される
外部電極を含み、前記空洞部が減圧状態にされ、あるい
は前記空洞部に不活性ガスが充填された、チップ型アレ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25926587A JPH01102884A (ja) | 1987-10-14 | 1987-10-14 | チップ型アレスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25926587A JPH01102884A (ja) | 1987-10-14 | 1987-10-14 | チップ型アレスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01102884A true JPH01102884A (ja) | 1989-04-20 |
Family
ID=17331704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25926587A Pending JPH01102884A (ja) | 1987-10-14 | 1987-10-14 | チップ型アレスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01102884A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099131B2 (en) | 2002-12-27 | 2006-08-29 | Murata Manufacturing Co., Ltd. | Surge absorber and surge absorber array |
| JP2006294724A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 複合電子部品およびその製造方法 |
| KR100850683B1 (ko) * | 2007-03-29 | 2008-08-07 | 주식회사 바일테크놀러지 | 직병렬구조의 써지 써프레서 및 이의 제조방법 |
| WO2009069270A1 (ja) | 2007-11-27 | 2009-06-04 | Panasonic Corporation | 静電気対策部品およびその製造方法 |
| JP2009295570A (ja) * | 2008-06-02 | 2009-12-17 | Inpaq Technology Co Ltd | 低温共焼結セラミックの静電放電保護装置及びその製造方法 |
| WO2009150806A1 (ja) | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| JP2021184376A (ja) * | 2020-05-22 | 2021-12-02 | パナソニックＩｐマネジメント株式会社 | 保護装置 |
-
1987
- 1987-10-14 JP JP25926587A patent/JPH01102884A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099131B2 (en) | 2002-12-27 | 2006-08-29 | Murata Manufacturing Co., Ltd. | Surge absorber and surge absorber array |
| JP2006294724A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 複合電子部品およびその製造方法 |
| KR100850683B1 (ko) * | 2007-03-29 | 2008-08-07 | 주식회사 바일테크놀러지 | 직병렬구조의 써지 써프레서 및 이의 제조방법 |
| WO2009069270A1 (ja) | 2007-11-27 | 2009-06-04 | Panasonic Corporation | 静電気対策部品およびその製造方法 |
| JP2009295570A (ja) * | 2008-06-02 | 2009-12-17 | Inpaq Technology Co Ltd | 低温共焼結セラミックの静電放電保護装置及びその製造方法 |
| WO2009150806A1 (ja) | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| JP2021184376A (ja) * | 2020-05-22 | 2021-12-02 | パナソニックＩｐマネジメント株式会社 | 保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095961B2 (ja) | 電気的な多層素子 | |
| JPH01102884A (ja) | チップ型アレスタ | |
| JPH08106845A (ja) | 超小型チップヒューズ | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JP3528655B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JPH01175190A (ja) | チップ型アレスタ | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000173743A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP3265827B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| KR20220059404A (ko) | 적층 세라믹 콘덴서 포장체 | |
| JPH067506B2 (ja) | チップ型サ−ジ吸収素子 | |
| JP6921104B2 (ja) | 避雷器の製造方法及び避雷器 | |
| JPH09266053A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JPH01175191A (ja) | チップ型アレスタ | |
| JP2004127615A (ja) | サージアブソーバ及びその製造方法 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JPH11354248A (ja) | 表面実装型サージ吸収素子 | |
| JP3508565B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JPH0883670A (ja) | チップ型サージアブソーバ |