JPH01103733A - アナログ入力回路 - Google Patents
アナログ入力回路Info
- Publication number
- JPH01103733A JPH01103733A JP62262285A JP26228587A JPH01103733A JP H01103733 A JPH01103733 A JP H01103733A JP 62262285 A JP62262285 A JP 62262285A JP 26228587 A JP26228587 A JP 26228587A JP H01103733 A JPH01103733 A JP H01103733A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pwm
- microcomputer
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、アナログ信号をＡ／Ｄ変換するとともに、こ
れをコンピュータに与えるアナログ入力回路に関する。
れをコンピュータに与えるアナログ入力回路に関する。
〈従来の技術〉
ＤＣモータ等を制御するサーボモータ制御回路にあって
は、ソフトウェアサーボと称されるマイクロコンピュー
タを用いた方式が主流となっており、これはデジタル系
とアナログ系とが混在した構成となっている。
は、ソフトウェアサーボと称されるマイクロコンピュー
タを用いた方式が主流となっており、これはデジタル系
とアナログ系とが混在した構成となっている。
かかるアナログ入力回路の一例としては、このサーボモ
ータ制御回路の電流帰還ループに装備されているものが
掲げられ、ＤＣモータにおける電機子電流の大きさを示
すアナログ信号をパルス幅変調し、これをＰＷＭ信号と
して出力するＰＷＭ回路と、このＰＷＭ回路における変
調周波数より高い周波数を有する基準クロックを発する
基準クロック発生回路と、フォトカブラ等を介して導入
したＰＷＭ信号をゲート信号として基準クロックの計数
を行うとともに、この計数結果をマイクロコンピュータ
に与えるカウンタ止を備える構成となっている。更に詳
しく説明すると、マイクロコンピュータにあっては、Ｐ
ＷＭ信号の立ち下がりを割り込み信号として常にモニタ
ーしており、これでアナログ信号のレベルを与えるカウ
ンタの計数結果を逐次導入する割り込みルーチンが動作
するようになっている。
ータ制御回路の電流帰還ループに装備されているものが
掲げられ、ＤＣモータにおける電機子電流の大きさを示
すアナログ信号をパルス幅変調し、これをＰＷＭ信号と
して出力するＰＷＭ回路と、このＰＷＭ回路における変
調周波数より高い周波数を有する基準クロックを発する
基準クロック発生回路と、フォトカブラ等を介して導入
したＰＷＭ信号をゲート信号として基準クロックの計数
を行うとともに、この計数結果をマイクロコンピュータ
に与えるカウンタ止を備える構成となっている。更に詳
しく説明すると、マイクロコンピュータにあっては、Ｐ
ＷＭ信号の立ち下がりを割り込み信号として常にモニタ
ーしており、これでアナログ信号のレベルを与えるカウ
ンタの計数結果を逐次導入する割り込みルーチンが動作
するようになっている。
〈発明が解決しようとする問題点〉
しかしながら、上記従来例による場合には、ＰＷＭ信号
の周波数が非常に高いことがら、マイクロコンピュータ
の処理全体の中で割り込みルーチンの占める割合が非常
に高く、処理能力の速い或いは並列処理のマイクロコン
ピュータを採用せねばならず、経済性の向上を図る上で
問題となっている。つまりＰＷＭ回路の変調周波数は、
アナログ信号をデジタル変換する際の分解能を決定する
要因であるが、分解能をそれほど高く設定する必要がな
い場合であっても、ＰＷＭ回路がモジュール化されてい
る場合が多い等の理由がらこれを簡単に低く設定するこ
とができないからである。
の周波数が非常に高いことがら、マイクロコンピュータ
の処理全体の中で割り込みルーチンの占める割合が非常
に高く、処理能力の速い或いは並列処理のマイクロコン
ピュータを採用せねばならず、経済性の向上を図る上で
問題となっている。つまりＰＷＭ回路の変調周波数は、
アナログ信号をデジタル変換する際の分解能を決定する
要因であるが、分解能をそれほど高く設定する必要がな
い場合であっても、ＰＷＭ回路がモジュール化されてい
る場合が多い等の理由がらこれを簡単に低く設定するこ
とができないからである。
本発明は、上記事情に鑑みて創案されたものであり、Ｐ
ＷＭ信号の周波数が高い場合であっても、コンピュータ
側の処理上の負担を抑止することができることになるア
ナログ入力回路を提供することを目的とする。
ＷＭ信号の周波数が高い場合であっても、コンピュータ
側の処理上の負担を抑止することができることになるア
ナログ入力回路を提供することを目的とする。
〈発明が解決しようとする手段〉
本発明にかかるアナログ入力回路は、電子機器から導か
れたアナログ信号をパルス幅変調するとともに、これを
ＰＷＭ信号として出力するＰＷＭ回路と、電子機器側と
コンピュータ側との電源を絶縁し、ＰＷＭ信号を伝達す
る絶縁回路と、ｐｗＭ回路における変調周波数より高い
周波数を有する基準クロックを発する基準クロック発生
回路と、絶縁回路を介したＰＷＭ信号の実効アクティブ
時間を算出すべく、ＰＷＭ信号をゲート信号として基準
クロックの計数を行うとともに、この計数結果を非同期
でコンピュータに与えるカウンタとを具備している。
れたアナログ信号をパルス幅変調するとともに、これを
ＰＷＭ信号として出力するＰＷＭ回路と、電子機器側と
コンピュータ側との電源を絶縁し、ＰＷＭ信号を伝達す
る絶縁回路と、ｐｗＭ回路における変調周波数より高い
周波数を有する基準クロックを発する基準クロック発生
回路と、絶縁回路を介したＰＷＭ信号の実効アクティブ
時間を算出すべく、ＰＷＭ信号をゲート信号として基準
クロックの計数を行うとともに、この計数結果を非同期
でコンピュータに与えるカウンタとを具備している。
く作用〉
ＰＷＭ信号の実効アクティブ期間、基準クロック発生回
路からの基準クロツクを計数するカウンタの計数結果は
、この期間のアナログ信号のレベルに相当するが、これ
はＰＷＭ信号とは関係なくコンピュータに与えられるこ
とになる。
路からの基準クロツクを計数するカウンタの計数結果は
、この期間のアナログ信号のレベルに相当するが、これ
はＰＷＭ信号とは関係なくコンピュータに与えられるこ
とになる。
〈実施例〉
以下、本発明にかかるアナログ入力回路の実施例を図面
を参照しつつ説明する。第１図はアナログ入力回路の電
気的構成図、第２図はアナログ入力回路の動作説明を行
うための主要信号のタイミングチャートである。゛ ここに掲げるアナログ入力回路、Ａは、所謂ソフトウェ
アサーボを構成するサーボモータ制御回路の一構成部で
あって、ＤＣモータ７０の電機子電流の大きさを示すア
ナログ信号８１をＡ／Ｄ変換するとともに、これをマイ
クロコンピュータ５０に与える構成となっており、これ
でＤＣモータ７ｏの位置決め制御が行われるようになっ
ている。なお、アナログ信号８１は、電機子電流を検知
する電流センサ８０からの出力信号である。まず、アナ
ログ入力回路Ａの詳細について説明する前にサーボモー
タ制御回路について説明する。
を参照しつつ説明する。第１図はアナログ入力回路の電
気的構成図、第２図はアナログ入力回路の動作説明を行
うための主要信号のタイミングチャートである。゛ ここに掲げるアナログ入力回路、Ａは、所謂ソフトウェ
アサーボを構成するサーボモータ制御回路の一構成部で
あって、ＤＣモータ７０の電機子電流の大きさを示すア
ナログ信号８１をＡ／Ｄ変換するとともに、これをマイ
クロコンピュータ５０に与える構成となっており、これ
でＤＣモータ７ｏの位置決め制御が行われるようになっ
ている。なお、アナログ信号８１は、電機子電流を検知
する電流センサ８０からの出力信号である。まず、アナ
ログ入力回路Ａの詳細について説明する前にサーボモー
タ制御回路について説明する。
サーボモータ制御回路は、外部から与えられる位置指令
値等に基づいてＤＣモータ７０をパルス幅、制御するた
めの変調信号６１を出力するマイクロコンピュータ５０
と、この変調信号６１に基づいてＤＣモータ７０の電機
子電流を制御するスイッチング回路６０とを備える基本
構成となっている。このサーボ制御系の速度帰還ループ
としては、ＤＣモータ７０に連結されているパルスエン
コーダ９０からの速度信号９１を介して、また電流帰還
ループとしては、アナログ入力回路ＡにてＡ／Ｄ変換さ
れたアナログ信号８１を介してマイクロコンピュータ５
０に夫々与えられるようになっている。なお、速度信号
９１、変調信号６１を入出力するマイクロコンピュータ
５０の１１０部にあっては、図示されていないがフォト
カプラ等でアイソレーションされている。次に、このよ
うな電流帰還ループの途中に設けられているアナログ入
力回路Ａについて説明する。
値等に基づいてＤＣモータ７０をパルス幅、制御するた
めの変調信号６１を出力するマイクロコンピュータ５０
と、この変調信号６１に基づいてＤＣモータ７０の電機
子電流を制御するスイッチング回路６０とを備える基本
構成となっている。このサーボ制御系の速度帰還ループ
としては、ＤＣモータ７０に連結されているパルスエン
コーダ９０からの速度信号９１を介して、また電流帰還
ループとしては、アナログ入力回路ＡにてＡ／Ｄ変換さ
れたアナログ信号８１を介してマイクロコンピュータ５
０に夫々与えられるようになっている。なお、速度信号
９１、変調信号６１を入出力するマイクロコンピュータ
５０の１１０部にあっては、図示されていないがフォト
カプラ等でアイソレーションされている。次に、このよ
うな電流帰還ループの途中に設けられているアナログ入
力回路Ａについて説明する。
アナログ入力回路Ａは、アナログ信号８１をパルス幅変
調し、これをＰＷＭ信号１３として出力するＰＷＭ回路
１０と、絶縁回路２０を介したＰＷＭ信号１３の実効ア
クティブ時間を計数するとともに、この計数結果をマイ
クロコンピュータ５０に非同期で与えるカウンタ４０と
を備える基本構成となっている。ここに実効アクティブ
時間とは、所定の期間の間に、パルス的に変化するＰＷ
Ｍ信号１３（ＰＷＭ信号２１）がアクティブとなってい
る合計時間をいう。なお、カウンタ４０における時間計
数は、基準クロック発生回路３０からの基準クロックに
基づいて行われるようになっている。以下、この各構成
部について詳述する。
調し、これをＰＷＭ信号１３として出力するＰＷＭ回路
１０と、絶縁回路２０を介したＰＷＭ信号１３の実効ア
クティブ時間を計数するとともに、この計数結果をマイ
クロコンピュータ５０に非同期で与えるカウンタ４０と
を備える基本構成となっている。ここに実効アクティブ
時間とは、所定の期間の間に、パルス的に変化するＰＷ
Ｍ信号１３（ＰＷＭ信号２１）がアクティブとなってい
る合計時間をいう。なお、カウンタ４０における時間計
数は、基準クロック発生回路３０からの基準クロックに
基づいて行われるようになっている。以下、この各構成
部について詳述する。
ＰＷＭ回路１０は、三角波発生回路１２から導いた三角
波信号１２１とアナログ信号８１とをコンパレータ１１
でもって減算比較し、この比較結果をＰＷＭ信号１３と
して絶縁回路２０に出力する構成となっている。この三
角波発生回路１２から出力する三角波の周波数は、変調
周波数に相当し、ここでは３０ＫＨｚとなっている。こ
れは必ずしも三角波である必要はなく鋸波等であっても
構わない。
波信号１２１とアナログ信号８１とをコンパレータ１１
でもって減算比較し、この比較結果をＰＷＭ信号１３と
して絶縁回路２０に出力する構成となっている。この三
角波発生回路１２から出力する三角波の周波数は、変調
周波数に相当し、ここでは３０ＫＨｚとなっている。こ
れは必ずしも三角波である必要はなく鋸波等であっても
構わない。
絶縁回路２０は、ノイズによる誤動作防止の観点からＤ
Ｃモータ７０側とマイクロコンピュータ５０側との電源
（何れも図示せず）を分離するために設けられており、
ここではフォトカプラを使用した構成となっている。つ
まりＤＣモータ７０側に当たるＰＷＭ回路１０から導い
たＰＷＭ信号１３をマイクロコンピュータ５０側に当た
るカウンタ４０にＰＷＭ信号２１として伝達出力するよ
うになっている。この絶縁回路２０はパルストランス等
であっても構わない。
Ｃモータ７０側とマイクロコンピュータ５０側との電源
（何れも図示せず）を分離するために設けられており、
ここではフォトカプラを使用した構成となっている。つ
まりＤＣモータ７０側に当たるＰＷＭ回路１０から導い
たＰＷＭ信号１３をマイクロコンピュータ５０側に当た
るカウンタ４０にＰＷＭ信号２１として伝達出力するよ
うになっている。この絶縁回路２０はパルストランス等
であっても構わない。
基準クロック発生回路３０は、ここでは水晶とゲート回
路等とを組み合わせて、ＰＷＭ信号２１より高い周波数
（８ＭＨｚ）を有する基準クロックを発するような構成
となっている。この基準クロックは、基準クロック信号
３１を介してカウンタ４０に導かれている。
路等とを組み合わせて、ＰＷＭ信号２１より高い周波数
（８ＭＨｚ）を有する基準クロックを発するような構成
となっている。この基準クロックは、基準クロック信号
３１を介してカウンタ４０に導かれている。
カウンタ４０は、ゲート端子にＰＷＭ信号２１、クロッ
ク端子に基準クロック信号３１を夫々接続しである１６
ビツトのプログラマブルカウンタであって、ＰＷＭ信号
２１の実効アクティブ時間を示す計数結果をデータバス
４１を介してマイクロコンピュータ５０に常時出力する
構成となっている。このアナログ信号８１のレベルを示
すカウンタ４０の計数値（１６ビツト）は、アナログ信
号８１に信号変化が無い、即ちＰＷＭ信号２１のパルス
幅が一定であっても時系列的に増大することになり、こ
れはマイクロコンピュータ５０に対して非同期で与えら
れるようになっている。
ク端子に基準クロック信号３１を夫々接続しである１６
ビツトのプログラマブルカウンタであって、ＰＷＭ信号
２１の実効アクティブ時間を示す計数結果をデータバス
４１を介してマイクロコンピュータ５０に常時出力する
構成となっている。このアナログ信号８１のレベルを示
すカウンタ４０の計数値（１６ビツト）は、アナログ信
号８１に信号変化が無い、即ちＰＷＭ信号２１のパルス
幅が一定であっても時系列的に増大することになり、こ
れはマイクロコンピュータ５０に対して非同期で与えら
れるようになっている。
以上のように構成されたアナログ入力回路Ａの動作につ
いて第２図を参照して説明する。
いて第２図を参照して説明する。
ＤＣモータ７０の電機子電流を示すアナログ信号８１は
、ＰＷＭ回路１０において三角波信号１２１（点線表示
）と減算比較されることによりパルス幅変調されてＰＷ
Ｍ信号１３に変換される。しかもこれと同一波形のＰＷ
Ｍ信号２１が絶縁回路２０から出力され、これがアクテ
ィブである期間、基準クロックの計数がカウンタ４０に
て行われる（図示する基準クロックの時間関係は不正確
である）。
、ＰＷＭ回路１０において三角波信号１２１（点線表示
）と減算比較されることによりパルス幅変調されてＰＷ
Ｍ信号１３に変換される。しかもこれと同一波形のＰＷ
Ｍ信号２１が絶縁回路２０から出力され、これがアクテ
ィブである期間、基準クロックの計数がカウンタ４０に
て行われる（図示する基準クロックの時間関係は不正確
である）。
カウンタ４０の計数値は、リセットされることなく累積
的にカウントされ、マイクロコンピュータ５０に逐次読
み取られる。ここで、時間ｔ１にて読み取られたカウン
タ４０の計数値がＡで、時間間隔Ｔを経過した後の時間
ｔ２にて読み取られた計数値がＢであるとする。この計
数値Ｂが読み取られた後にマイクロコンピュータ５０で
は、時間ｔ２での計数値Ｂから時間ｔ１での計数値Ａが
減算処理が行われる。この減算結果は、時間ｔｌから時
間ｔ２かけてのＰＷＭ信号２１の実効アクティブ時間に
相当する。
的にカウントされ、マイクロコンピュータ５０に逐次読
み取られる。ここで、時間ｔ１にて読み取られたカウン
タ４０の計数値がＡで、時間間隔Ｔを経過した後の時間
ｔ２にて読み取られた計数値がＢであるとする。この計
数値Ｂが読み取られた後にマイクロコンピュータ５０で
は、時間ｔ２での計数値Ｂから時間ｔ１での計数値Ａが
減算処理が行われる。この減算結果は、時間ｔｌから時
間ｔ２かけてのＰＷＭ信号２１の実効アクティブ時間に
相当する。
マイクロコンピュータ５０にあっては、カウンタ４０の
計数値の読み込みと、この次に処理される上記減算とが
他の処理の合間に時間間隔Ｔ （Ｉ ｌ１ｓ）毎に行わ
れ、これでアナログ信号８１のレベル、即ちＤＣモータ
７０の電機子電流の大きさがマイクロコンピュータ５０
に情報として入力されるようになっている。この時間間
隔Ｔ毎に行われる上記処理は、割り込みルーチンにて処
理されるようになっており、割り込みのタイミングは、
時間Ｔ毎にタイミングパルスを発するプログラマブルタ
イマ（図示せず）等により与えられるようになっている
。
計数値の読み込みと、この次に処理される上記減算とが
他の処理の合間に時間間隔Ｔ （Ｉ ｌ１ｓ）毎に行わ
れ、これでアナログ信号８１のレベル、即ちＤＣモータ
７０の電機子電流の大きさがマイクロコンピュータ５０
に情報として入力されるようになっている。この時間間
隔Ｔ毎に行われる上記処理は、割り込みルーチンにて処
理されるようになっており、割り込みのタイミングは、
時間Ｔ毎にタイミングパルスを発するプログラマブルタ
イマ（図示せず）等により与えられるようになっている
。
なお、本発明にかかるアナログ入力回路は、本実施例で
説明したサーボモータ制御回路に限定されないことは勿
論のこと、カウンタの計数値をコンピュータに入力する
方式についても、計数値を取り込んだ後にカウンタをリ
セットするようにしても構わない。この場合には読み込
み後に行われる上記減算処理は行う必要はない。
説明したサーボモータ制御回路に限定されないことは勿
論のこと、カウンタの計数値をコンピュータに入力する
方式についても、計数値を取り込んだ後にカウンタをリ
セットするようにしても構わない。この場合には読み込
み後に行われる上記減算処理は行う必要はない。
〈発明の効果〉
以上、氷室アナログ入力回路による場合には、アナログ
信号のレベルを示すカウンタの計数結果がＰＷＭ信号に
関係なく非同期でコンピュータに与えられるように構成
されているので、ＰＷＭ信号の周波数が高い場合であっ
ても、コンピュータ側の処理上の負担を抑止することが
できることになる。従って、処理能力の速い或いは並列
処理のマイクロコンピュータを採用する必要もないので
、経済性の向上を図る上でメリットとなる。
信号のレベルを示すカウンタの計数結果がＰＷＭ信号に
関係なく非同期でコンピュータに与えられるように構成
されているので、ＰＷＭ信号の周波数が高い場合であっ
ても、コンピュータ側の処理上の負担を抑止することが
できることになる。従って、処理能力の速い或いは並列
処理のマイクロコンピュータを採用する必要もないので
、経済性の向上を図る上でメリットとなる。
第１図から第２図にかけては、本発明にかかるアナログ
入力回路の実施例の説明図であって、第１図はアナログ
入力回路の電気的構成図、第２図はアナログ入力回路の
動作説明を行うための主要信号のタイミングチャートで
ある。 Ａ・・・アナログ入力回路 １０・・・ＰＷＭ回路 １３・・・ＰＷＭ信号 ２０・・・絶縁回路 ２１・・・ＰＷＭ信号 ３０・・・基準クロック発生回路 ４０・・・カウンタ ５０・・・マイクロコンピュータ ８１・・・アナログ信号 特許出願人 シャープ株式会社
入力回路の実施例の説明図であって、第１図はアナログ
入力回路の電気的構成図、第２図はアナログ入力回路の
動作説明を行うための主要信号のタイミングチャートで
ある。 Ａ・・・アナログ入力回路 １０・・・ＰＷＭ回路 １３・・・ＰＷＭ信号 ２０・・・絶縁回路 ２１・・・ＰＷＭ信号 ３０・・・基準クロック発生回路 ４０・・・カウンタ ５０・・・マイクロコンピュータ ８１・・・アナログ信号 特許出願人 シャープ株式会社
Claims (1)
- （１）電子機器から導かれたアナログ信号をＡ／Ｄ変換
し、これをコンピュータに与えるアナログ入力回路であ
って、前記アナログ信号をパルス幅変調するとともに、
これをＰＷＭ信号として出力するＰＷＭ回路と、前記電
子機器側と前記コンピュータ側との電源を絶縁し、前記
ＰＷＭ信号を伝達する絶縁回路と、前記ＰＷＭ回路にお
ける変調周波数より高い周波数を有する基準クロックを
発する基準クロック発生回路と、前記絶縁回路を介した
前記ＰＷＭ信号の実効アクティブ時間を算出すべく、前
記ＰＷＭ信号をゲート信号として前記基準クロックの計
数を行うとともに、この計数結果を非同期で前記コンピ
ュータに与えるカウンタとを具備することを特徴とする
アナログ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262285A JPH01103733A (ja) | 1987-10-16 | 1987-10-16 | アナログ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262285A JPH01103733A (ja) | 1987-10-16 | 1987-10-16 | アナログ入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01103733A true JPH01103733A (ja) | 1989-04-20 |
Family
ID=17373661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262285A Pending JPH01103733A (ja) | 1987-10-16 | 1987-10-16 | アナログ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01103733A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001136067A (ja) * | 1999-09-22 | 2001-05-18 | Visteon Global Technologies Inc | 遠隔信号用変調形インターフェース |
| JP2011109592A (ja) * | 2009-11-20 | 2011-06-02 | Denso Corp | 物理量検出装置 |
-
1987
- 1987-10-16 JP JP62262285A patent/JPH01103733A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001136067A (ja) * | 1999-09-22 | 2001-05-18 | Visteon Global Technologies Inc | 遠隔信号用変調形インターフェース |
| JP2011109592A (ja) * | 2009-11-20 | 2011-06-02 | Denso Corp | 物理量検出装置 |
| US8371750B2 (en) | 2009-11-20 | 2013-02-12 | Denso Corporation | Physical quantity detecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7251741B2 (en) | Method of controlling signal generator | |
| US4236196A (en) | Switching regulator | |
| JP3220570B2 (ja) | インバータ制御装置 | |
| US4352153A (en) | Regulated converter with volt-balancing control circuit | |
| JPH02209008A (ja) | クロック信号変換回路 | |
| US3136961A (en) | Arrangement for converting a control potential into pulse-width-modulated rectangular impulses | |
| JP3456107B2 (ja) | 入出力モジュール | |
| SU1668973A1 (ru) | Стабилизатор переменного напр жени | |
| SU1129593A1 (ru) | Многоканальный стабилизированный источник питани | |
| SU1206758A1 (ru) | Ключевой стабилизатор посто нного напр жени | |
| SU1576990A1 (ru) | Устройство дл автоматического управлени электропотреблением | |
| RU2051404C1 (ru) | Импульсный стабилизатор постоянного напряжения | |
| KR940007977B1 (ko) | Pwm 신호 발생회로 | |
| RU2216812C1 (ru) | Реле разности частот | |
| JP3480085B2 (ja) | デッドタイム補償回路 | |
| SU1403112A1 (ru) | Способ питани вращающихс электрических цепей посто нным током и устройство дл его осуществлени | |
| RU2057346C1 (ru) | Устройство для измерения скорости перемещения | |
| HU189953B (en) | System generating marking time, mainly for control units of the digital data processing systems | |
| SU1707753A1 (ru) | Широтно-импульсный модул тор | |
| GB2227326A (en) | Electrical power measuring devices | |
| SU978126A1 (ru) | Стабилизированный источник питани | |
| JPS62130016A (ja) | パルス幅変調制御回路 | |
| JP2517764Y2 (ja) | Ｄ／ａ変換装置 | |
| SU1254583A1 (ru) | Устройство дл функционального кодировани широтно-импульсных сигналов | |
| SU1494181A1 (ru) | Преобразователь посто нного напр жени |