JPH01103748A - パルス幅符号化状態出力信号を有するデータプロセッサ - Google Patents
パルス幅符号化状態出力信号を有するデータプロセッサInfo
- Publication number
- JPH01103748A JPH01103748A JP63232100A JP23210088A JPH01103748A JP H01103748 A JPH01103748 A JP H01103748A JP 63232100 A JP63232100 A JP 63232100A JP 23210088 A JP23210088 A JP 23210088A JP H01103748 A JPH01103748 A JP H01103748A
- Authority
- JP
- Japan
- Prior art keywords
- data processor
- control signal
- providing
- data
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、一般的にはデータプロセッサに関するもので
あり、特に、その内部状態を表示するようにパルス幅符
号化出力信号を与えるデータプロセッサに関する。
あり、特に、その内部状態を表示するようにパルス幅符
号化出力信号を与えるデータプロセッサに関する。
背景技術
エミュレータ及び開発システムのようなあるタイプのデ
ータ処理応用においては、データプロセッサにより命令
実行のコースを追跡できることは非常に重要である。多
くのデータプロセッサにおいて、プロセッサの内部状態
は、正常コースの動作のプロセッサにより与えられる多
くの出力信号を監視し、且つ解釈することにより決定さ
れ得る。
ータ処理応用においては、データプロセッサにより命令
実行のコースを追跡できることは非常に重要である。多
くのデータプロセッサにおいて、プロセッサの内部状態
は、正常コースの動作のプロセッサにより与えられる多
くの出力信号を監視し、且つ解釈することにより決定さ
れ得る。
他方の、命令追跡及び割込み例外のようなある事象（ｅ
ｖｅｎｔ）は、プロセッサの外より追跡するのは困難で
ある。ある重要な事象がほかの方法では外部より識別で
きないあるプロセッサでは、そのような事象が起きる時
には常に、特別の出力信号が供給され、各出力信号は所
定のタイプの事象を表示する。他のプロセッサでは、内
部論理が供給され、プロセッサの状態をモニタ（監視）
し、また、プロセッサの内部状態を表示する“状Ｂ（ｓ
ｔａｔｕｓ）″信号の符号化セットを与える。
ｖｅｎｔ）は、プロセッサの外より追跡するのは困難で
ある。ある重要な事象がほかの方法では外部より識別で
きないあるプロセッサでは、そのような事象が起きる時
には常に、特別の出力信号が供給され、各出力信号は所
定のタイプの事象を表示する。他のプロセッサでは、内
部論理が供給され、プロセッサの状態をモニタ（監視）
し、また、プロセッサの内部状態を表示する“状Ｂ（ｓ
ｔａｔｕｓ）″信号の符号化セットを与える。
このような符号化論理の例は、米国特許第４，２７０．
１６７号に発表され、３個の出力信号（Ｓ２、Ｓｌ及び
Ｓｏ）は、プロセッサの種々の関連状態を表示するよう
に適当に符号化される。
１６７号に発表され、３個の出力信号（Ｓ２、Ｓｌ及び
Ｓｏ）は、プロセッサの種々の関連状態を表示するよう
に適当に符号化される。
内部命令キュー（ｑｕｅｕｅ）、または、パイプライン
を有するようなあるプロセッサでは、キューまたはパイ
プラインとプロセッサの対話はプロセッサの外からは容
易に識別されない。そのようなシステムでは、これらの
事象は、そのような活動をモニタし、何時モニタされた
事象が起きているかを表示する“状態（ｓｔａｔｕｓ）
”信号セットを供給する特定の論理により、外部よ
り“可視的（ｖ ｉ ｓ ｉ ｂ １ ｅ）”にされる
。そのような論理の例は、米国特許第４．２７０．１６
７号にまた発表され、２個の出力信号（ＱＳＩ及びＱ３
０）が適当に符号化され、種々の関連キュー活動を表示
する。
を有するようなあるプロセッサでは、キューまたはパイ
プラインとプロセッサの対話はプロセッサの外からは容
易に識別されない。そのようなシステムでは、これらの
事象は、そのような活動をモニタし、何時モニタされた
事象が起きているかを表示する“状態（ｓｔａｔｕｓ）
”信号セットを供給する特定の論理により、外部よ
り“可視的（ｖ ｉ ｓ ｉ ｂ １ ｅ）”にされる
。そのような論理の例は、米国特許第４．２７０．１６
７号にまた発表され、２個の出力信号（ＱＳＩ及びＱ３
０）が適当に符号化され、種々の関連キュー活動を表示
する。
命令またはプロセッサにしっかりと接続されるデータ・
キャッシュを有するシステムでは、プロセッサ及びキャ
シュ間の対話は、また、外部装置に対し容易には識別で
きないかもしれない。しかし、ソフトウェアまたはハー
ドウェアまたはハードウェア開発或いは、エミュレータ
・システムにおいて、キャッシュに流入及びキャッシュ
より流出する命令及びデータをプロセッサが処理する時
、プロセッサの活動を追跡できることは重要である。
キャッシュを有するシステムでは、プロセッサ及びキャ
シュ間の対話は、また、外部装置に対し容易には識別で
きないかもしれない。しかし、ソフトウェアまたはハー
ドウェアまたはハードウェア開発或いは、エミュレータ
・システムにおいて、キャッシュに流入及びキャッシュ
より流出する命令及びデータをプロセッサが処理する時
、プロセッサの活動を追跡できることは重要である。
一般的に、非符号化状態（ｓｔａｔｕｓ）信号を供給す
る場合、モニタ（監視）される状態状況（ｓｔａｔｕｓ
ｃｏｎｄｉｔｉｏｎ）の数と同数の多くの別個の出
力信号を必要とする。状態状況の符号化でさえ、符号化
スキーム（構成）に適 応させるのに十分な数の別個の
状態信号を必要とする。集積回路プロセッサに使用でき
る出力信号の数は、非常に制限されるから、最小の別個
出力信号を用い、多数の異なる作動状況の現在状態を表
示するための機構が要望される。
る場合、モニタ（監視）される状態状況（ｓｔａｔｕｓ
ｃｏｎｄｉｔｉｏｎ）の数と同数の多くの別個の出
力信号を必要とする。状態状況の符号化でさえ、符号化
スキーム（構成）に適 応させるのに十分な数の別個の
状態信号を必要とする。集積回路プロセッサに使用でき
る出力信号の数は、非常に制限されるから、最小の別個
出力信号を用い、多数の異なる作動状況の現在状態を表
示するための機構が要望される。
発明の要約
したがって、本発明の目的は、多数の異なる作動状況の
状態（ｓｔａｔｕｓ）が単一出力信号にパルス幅符号化
できる機構を提供することである。
状態（ｓｔａｔｕｓ）が単一出力信号にパルス幅符号化
できる機構を提供することである。
本発明の他の目的は、多数の異なる作動状況の状態（ｓ
ｔａｔｕｓ）を単一出力信号にパルス幅符号化するため
の方法を提供することである。
ｔａｔｕｓ）を単一出力信号にパルス幅符号化するため
の方法を提供することである。
これら及び他の目的は、少なくとも１つの例外条件の発
生に応答するのを除き、多数の命令の各々を逐次的に実
行するデータプロセッサにおいて達成される。本発明に
もとづき、プロセッサは、次の命令が実行を開始すべき
時を決定し、また、それに対応した第１制御信号を供給
する第１論理、例外条件の発生を検出し、また、それに
応答し第２制御信号を供給する第２論理、及び、第１及
び第２制御信号を受信し、また、第１制御信号の受信に
応答し、第１所定期間の間、及び第２制御信号の受信に
応答し第２所定期間の間、データプロセッサより出力信
号を与える第３論理、を具える。
生に応答するのを除き、多数の命令の各々を逐次的に実
行するデータプロセッサにおいて達成される。本発明に
もとづき、プロセッサは、次の命令が実行を開始すべき
時を決定し、また、それに対応した第１制御信号を供給
する第１論理、例外条件の発生を検出し、また、それに
応答し第２制御信号を供給する第２論理、及び、第１及
び第２制御信号を受信し、また、第１制御信号の受信に
応答し、第１所定期間の間、及び第２制御信号の受信に
応答し第２所定期間の間、データプロセッサより出力信
号を与える第３論理、を具える。
好ましい型式におけるように、命令の実行のあいだに１
つ以上の例外条件が発生すれば、出力信号の期間は、例
外条件の各々異なるタイプにより異なるものとなり、別
個のものとなる。
つ以上の例外条件が発生すれば、出力信号の期間は、例
外条件の各々異なるタイプにより異なるものとなり、別
個のものとなる。
発明の概要
命令処理活動を監視（モニタ）し、次の命令が正常なシ
ーケンスにて実行された場合には、第１持続時間を、次
の命令の実行を遅延させ、妨害させる例外条件が発生し
た場合には、第２持続期間の何れかを有するパルス幅符
号化状態出力信号を与える状態（ｓｔａｔｕｓ）論理を
有するデータプロセッサが具えられる。好ましい型式に
おいて、状態論理は、種々の型のＣＰＵの例外条件を検
出することが可能であり、かような型の各々に対してそ
れぞれの持続期間の間、状態信号を実行に移すであろう
。内部命令パイプラインを有するデータプロセッサにお
いて、状態論理は、また、命令の流れの変化を監視し、
パイプラインの先取り命令が棄てられたことを示す補充
信号（ｒｅｆｉｌｌ）を提供する。
ーケンスにて実行された場合には、第１持続時間を、次
の命令の実行を遅延させ、妨害させる例外条件が発生し
た場合には、第２持続期間の何れかを有するパルス幅符
号化状態出力信号を与える状態（ｓｔａｔｕｓ）論理を
有するデータプロセッサが具えられる。好ましい型式に
おいて、状態論理は、種々の型のＣＰＵの例外条件を検
出することが可能であり、かような型の各々に対してそ
れぞれの持続期間の間、状態信号を実行に移すであろう
。内部命令パイプラインを有するデータプロセッサにお
いて、状態論理は、また、命令の流れの変化を監視し、
パイプラインの先取り命令が棄てられたことを示す補充
信号（ｒｅｆｉｌｌ）を提供する。
本発明の説明
第１図にはデータプロセッサ１０が図示され、その中央
処理装置（ＣＰＵ）１２はバス制御器１４と協力し、メ
モリ・システム（図示されず）からのプログラムを含む
命令のシーケンスを、外部バス１６を経て命令パイプラ
イン１８へ転送する。
処理装置（ＣＰＵ）１２はバス制御器１４と協力し、メ
モリ・システム（図示されず）からのプログラムを含む
命令のシーケンスを、外部バス１６を経て命令パイプラ
イン１８へ転送する。
これら命令の実行に要求されるように、ＣＰＵＩ２はバ
ス制御器１４に要求し、バス１６を経てデータ、オペラ
ンドをメモリ・システムに転送するかまたは、メモリ・
システムより転送するであろう。図示される形式では、
関連アドレス変換キャッシュ（ＡＴＣ）２２を有するペ
ージ・メモリ管理装置（ＰＭＭＵ）２０は、ＣＰＵ１２
により供給される論理アドレスをメモリ・システムの対
応物理アドレスに翻訳する。ＣＰＵ１２の実行速度の改
善するため、命令キャッシュ２４及びデータ・キャッシ
ュ２６が供給され、検索された命令及びデータ・オペラ
ンドをそれぞれ一次的に保持する。キャッシュ２４及び
２６の最適の利用を確実にするため、２重アドレス・バ
ス２８及び２重データ・バス３０が具えられ、バーバー
ド（Ｈａｒｖａｒｄ）アーキテクチュアが形成される。
ス制御器１４に要求し、バス１６を経てデータ、オペラ
ンドをメモリ・システムに転送するかまたは、メモリ・
システムより転送するであろう。図示される形式では、
関連アドレス変換キャッシュ（ＡＴＣ）２２を有するペ
ージ・メモリ管理装置（ＰＭＭＵ）２０は、ＣＰＵ１２
により供給される論理アドレスをメモリ・システムの対
応物理アドレスに翻訳する。ＣＰＵ１２の実行速度の改
善するため、命令キャッシュ２４及びデータ・キャッシ
ュ２６が供給され、検索された命令及びデータ・オペラ
ンドをそれぞれ一次的に保持する。キャッシュ２４及び
２６の最適の利用を確実にするため、２重アドレス・バ
ス２８及び２重データ・バス３０が具えられ、バーバー
ド（Ｈａｒｖａｒｄ）アーキテクチュアが形成される。
本発明にもとづき、プロセッサ１０は状態論理３２を含
み、これは、ＣＰＵ１２の作動状況を表示するいくつか
の信号を受信する。正常命令実行の間、ＣＰＵ１２は、
命令パイプライン１８の次の命令の実行開始の直前にＡ
Ｉ信号を供給するであろう。外部バス１６を経て外部ソ
ース（図示せず）より割込みが受信される場合には、Ｃ
ＰＵＩ２はＩＮＴ信号を供給するであろう。ＣＰＵ１２
が各命令の実行を“追跡”するように指示されると（即
ち、それらの命令は、ＣＰＵ１２の中の図示されない適
当な制御レジスタの“追跡”ビットを経由するような命
令である）、ＣＰＵ１２は、各命令の実行に続いて追跡
活動開始の直前にＴＲＡＣＥ信号を供給するであろう。
み、これは、ＣＰＵ１２の作動状況を表示するいくつか
の信号を受信する。正常命令実行の間、ＣＰＵ１２は、
命令パイプライン１８の次の命令の実行開始の直前にＡ
Ｉ信号を供給するであろう。外部バス１６を経て外部ソ
ース（図示せず）より割込みが受信される場合には、Ｃ
ＰＵＩ２はＩＮＴ信号を供給するであろう。ＣＰＵ１２
が各命令の実行を“追跡”するように指示されると（即
ち、それらの命令は、ＣＰＵ１２の中の図示されない適
当な制御レジスタの“追跡”ビットを経由するような命
令である）、ＣＰＵ１２は、各命令の実行に続いて追跡
活動開始の直前にＴＲＡＣＥ信号を供給するであろう。
なにか他の典型的なタイプの例外条件（バス障害、アド
レス誤り、ＰＭＭＵ２０によるミス／障害、または、命
令パイプライン１８の誤りのような）が発生した場合に
は、ＣＰＵ１２はＬＤＮＯＰ信号を供給し、正常実行順
序に休止（ｐａｕｓｅ）が発生したことあれば、不良マ
イクプロアドレスのような）が発生した場合には、ＣＰ
Ｕ１２はＨＡＬＴ信号を供給し、命令実行が停止されて
いるのを表示するであろう。命令の流れの変更を必要と
する状況が発生する時には常に、ともかく命令パイプラ
イン１８に先取りされた命令は放棄されなければならな
いので、ＣＰＵ１２は流れの変更（ＣＯＦ）信号を供給
するであろう。
レス誤り、ＰＭＭＵ２０によるミス／障害、または、命
令パイプライン１８の誤りのような）が発生した場合に
は、ＣＰＵ１２はＬＤＮＯＰ信号を供給し、正常実行順
序に休止（ｐａｕｓｅ）が発生したことあれば、不良マ
イクプロアドレスのような）が発生した場合には、ＣＰ
Ｕ１２はＨＡＬＴ信号を供給し、命令実行が停止されて
いるのを表示するであろう。命令の流れの変更を必要と
する状況が発生する時には常に、ともかく命令パイプラ
イン１８に先取りされた命令は放棄されなければならな
いので、ＣＰＵ１２は流れの変更（ＣＯＦ）信号を供給
するであろう。
第２図ａに図示されるように、状態論理３２は、持続期
間が１クロック期間で、ＡＩ信号のみの受信に応答し、
次の命令の実行開始前の１クロック期間に始まる状態信
号を、外部バス１６を経て供給するであろう。ＩＮＴ信
号またはＴＲＡＣＥ信号のいづれかが、ＡＩ信号の受信
と同時に受信されれば、状態論理３２は、第２図に図示
されるように、夫々割込みまたは追跡処理活動の開始前
２クロック期間に始まる２クロック期間の開状態信号を
供給するであろう。好ましい形式では、第２ −図ａ
及び第２図すに図示により示されるように、状態論理３
２は、またただちに、ＣＰＵ１２により供給されるＣＯ
Ｆ信号に応答し外部バス１６を経てＲＥＦ Ｉ ＬＬ信
号を、１クロック期間の間主張するであろう。
間が１クロック期間で、ＡＩ信号のみの受信に応答し、
次の命令の実行開始前の１クロック期間に始まる状態信
号を、外部バス１６を経て供給するであろう。ＩＮＴ信
号またはＴＲＡＣＥ信号のいづれかが、ＡＩ信号の受信
と同時に受信されれば、状態論理３２は、第２図に図示
されるように、夫々割込みまたは追跡処理活動の開始前
２クロック期間に始まる２クロック期間の開状態信号を
供給するであろう。好ましい形式では、第２ −図ａ
及び第２図すに図示により示されるように、状態論理３
２は、またただちに、ＣＰＵ１２により供給されるＣＯ
Ｆ信号に応答し外部バス１６を経てＲＥＦ Ｉ ＬＬ信
号を、１クロック期間の間主張するであろう。
ＬＤＮＯＰ信号の受信に応答し状態論理３２は、第２図
Ｃに示すように、３クロック期間のあいだ状態信号を主
張するであろう。第２図ｄに図示されるようにＨＡＬＴ
信号が受信されると、状態論理３２はただちに状態信号
を主張し、ＣＰＵ１２がリセットされるまで主張し続け
るであろう。状態論理３２の詳細論理実行は第３図に図
示される。
Ｃに示すように、３クロック期間のあいだ状態信号を主
張するであろう。第２図ｄに図示されるようにＨＡＬＴ
信号が受信されると、状態論理３２はただちに状態信号
を主張し、ＣＰＵ１２がリセットされるまで主張し続け
るであろう。状態論理３２の詳細論理実行は第３図に図
示される。
しかしなから、本発明の意図と範囲よりはづれる
第１図は、本発明にもとづき適合されるデータプロセッ
サをブロック図形式で図示する。 第２図ａ、ｂ、ｃ、ｄはタイミング図であり、第１図の
状態論理の動作を図示する。 第３図は、第１図の状態論理の好ましい実施例を図示す
る。 第１図において、 １２・・・中央処理装置（ＣＰＵ） １４・・・バス制御器 １６・・・外部バス １８・・・命令パイプライン ２０・・・ページメモリ管理袋Ｗ（Ｐ Ｍ Ｍ Ｕ ）
２２・・・関連アドレス変換キャッシュ（ＡＴＣ）２４
・・・命令キャッシュ ２６・・・データキャッシュ ３２・・・状態論理 特許出願人 モトローラ・インコーポレーテッド代理人
弁理士 玉 蟲 久五部
サをブロック図形式で図示する。 第２図ａ、ｂ、ｃ、ｄはタイミング図であり、第１図の
状態論理の動作を図示する。 第３図は、第１図の状態論理の好ましい実施例を図示す
る。 第１図において、 １２・・・中央処理装置（ＣＰＵ） １４・・・バス制御器 １６・・・外部バス １８・・・命令パイプライン ２０・・・ページメモリ管理袋Ｗ（Ｐ Ｍ Ｍ Ｕ ）
２２・・・関連アドレス変換キャッシュ（ＡＴＣ）２４
・・・命令キャッシュ ２６・・・データキャッシュ ３２・・・状態論理 特許出願人 モトローラ・インコーポレーテッド代理人
弁理士 玉 蟲 久五部
Claims (1)
- 【特許請求の範囲】 １、第１例外条件の発生に応答することを除外して、複
数の命令の各々を逐次的に実行するデータプロセッサに
おいて、 前記複数の命令のうちの次の１つが何時実行を開始する
か決定し、それに応答して第１制御信号を与える第１手
段、 前記第１例外条件の発生を検出し、それに応答して第２
制御信号を与える第２手段、 第１、第２制御信号を受信し、第１制御信号の受信に応
答して第１の所定期間の間、及び第２制御信号の受信に
応答して第２の所定期間の間、データプロセッサから状
態出力信号を与える第３手段、 を具えるパルス幅符号化状態出力を有するデータプロセ
ッサ。 ２、前記第１例外条件または第２例外条件の何れかの発
生に応答することを除外して、命令が逐次的に実行され
るデータプロセッサにおいて、更に、 前記第２例外条件の発生を検出し、それに応答して第３
制御信号（ＬＤＮＯＰ）を与える第４手段、を具え、 前記第３手段は、また、第３制御信号の受信に応答して
第３の所定期間の間、データプロセッサから出力信号（
ＳＴＡＴＵＳ）を与える、前記特許請求の範囲第１項記
載のデータプロセッサ。 ３、前記命令のうち少なくとも１つの実行は、データプ
ロセッサに前記命令の流れを変更することを必要とする
データプロセッサにおいて、前記流れの変更を検出し、
それに応答して第４制御信号（ＣＯＦ）を与える第５手
段、 第４制御信号を受信し、第４制御信号の受信に応答し、
前記データプロセッサから第２出力信号（ＲＥＦＩＬＬ
）を与える第６手段、を具える前記特許請求の範囲第２
項記載のデータプロセッサ。 ４、第３例外条件に応答してデータプロセッサが前記命
令の実行を停止するデータプロセッサにおいて、 データプロセッサの停止を検出し、それに応答して第５
制御信号（ＨＡＬＴ）を与える第７手段、を具え、 前記第３手段は、また、第５制御信号を受信し、第５制
御信号の受信に応答して第４の所定期間の間、前記デー
タプロセッサから第１出力信号を与える、前記特許請求
の範囲第３項記載のデータプロセッサ。 ５、複数の命令の各々逐次的に実行し、前記命令の少な
くとも１つの実行は、データプロセッサに前記命令の流
れの変更を必要とするデータプロセッサにおいて、 前記流れの変更を検出し、それに応答して第１制御信号
（ＣＯＦ）を与える第１手段、 第１制御信号を受信し、第１制御信号の受信に応答して
データプロセッサから第１出力信号（ＲＥＦＩＬＬ）を
与える第２手段、 を具えるデータ・プロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US097,032 | 1987-09-16 | ||
| US07/097,032 US4862352A (en) | 1987-09-16 | 1987-09-16 | Data processor having pulse width encoded status output signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01103748A true JPH01103748A (ja) | 1989-04-20 |
| JP2974681B2 JP2974681B2 (ja) | 1999-11-10 |
Family
ID=22260460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63232100A Expired - Lifetime JP2974681B2 (ja) | 1987-09-16 | 1988-09-16 | パルス幅符号化状態出力信号を有するデータプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4862352A (ja) |
| JP (1) | JP2974681B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134900A (ja) * | 1991-11-14 | 1993-06-01 | Matsushita Electric Ind Co Ltd | マイクロコンピユーター動作監視装置 |
| JPH05257760A (ja) * | 1992-02-19 | 1993-10-08 | Nec Corp | マイクロプロセッサ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474229A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 情報処理装置 |
| US7376807B2 (en) * | 2006-02-23 | 2008-05-20 | Freescale Semiconductor, Inc. | Data processing system having address translation bypass and method therefor |
| US7401201B2 (en) * | 2006-04-28 | 2008-07-15 | Freescale Semiconductor, Inc. | Processor and method for altering address translation |
| GB2459652B (en) * | 2008-04-28 | 2010-09-22 | Imagination Tech Ltd | Controlling instruction scheduling based on the space in a trace buffer |
| CN108415729A (zh) * | 2017-12-29 | 2018-08-17 | 北京智芯微电子科技有限公司 | 一种cpu指令异常的处理方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582357A (en) * | 1978-12-15 | 1980-06-21 | Nec Corp | Information processing unit |
| JPS60182245A (ja) * | 1984-02-29 | 1985-09-17 | Ricoh Co Ltd | 入出力装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4443848A (en) * | 1979-09-10 | 1984-04-17 | Nixdorf Computer Corporation | Two-level priority circuit |
| DE3035804A1 (de) * | 1980-09-23 | 1982-05-19 | Robert Bosch Gmbh, 7000 Stuttgart | Datenuebertragungssystem zwischen wenigstens zwei mikroprozessorsystemen |
| DE3036926C2 (de) * | 1980-09-30 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
| US4636656A (en) * | 1984-05-21 | 1987-01-13 | Motorola, Inc. | Circuit for selectively extending a cycle of a clock signal |
| JPS61267136A (ja) * | 1985-05-22 | 1986-11-26 | Toshiba Corp | 情報処理システムにおける割込方式 |
-
1987
- 1987-09-16 US US07/097,032 patent/US4862352A/en not_active Expired - Lifetime
-
1988
- 1988-09-16 JP JP63232100A patent/JP2974681B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582357A (en) * | 1978-12-15 | 1980-06-21 | Nec Corp | Information processing unit |
| JPS60182245A (ja) * | 1984-02-29 | 1985-09-17 | Ricoh Co Ltd | 入出力装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134900A (ja) * | 1991-11-14 | 1993-06-01 | Matsushita Electric Ind Co Ltd | マイクロコンピユーター動作監視装置 |
| JPH05257760A (ja) * | 1992-02-19 | 1993-10-08 | Nec Corp | マイクロプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4862352A (en) | 1989-08-29 |
| JP2974681B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100383740C (zh) | 挂起线程执行直到发生指定的存储器访问的方法和设备 | |
| JP5795820B2 (ja) | プロセッサ、方法、システム、及び、プログラム | |
| JP2782367B2 (ja) | 低電力モードを有するデジタル計算システム | |
| JP3454866B2 (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| US6154856A (en) | Debug interface including state machines for timing synchronization and communication | |
| CN100530155C (zh) | 活锁解析方法、设备和系统 | |
| US5488728A (en) | Microprocessor having a run/stop pin for accessing an idle mode | |
| US7392431B2 (en) | Emulation system with peripherals recording emulation frame when stop generated | |
| JP2007520769A (ja) | モニタメモリ待機を用いたキューされたロック | |
| US4811276A (en) | Virtual computer diagnostic system with comparative monitoring of timestamped controller check signals and timestamped commands of individual virtual machines | |
| US5900014A (en) | External means of overriding and controlling cacheability attribute of selected CPU accesses to monitor instruction and data streams | |
| JPH01103748A (ja) | パルス幅符号化状態出力信号を有するデータプロセッサ | |
| WO2007047959A1 (en) | Technique for thread communication and synchronization | |
| US5758059A (en) | In-circuit emulator in which abrupt and deferred arming and disarming of several events on a microprocessor chip are controlled using a single-input pin | |
| JP2005267595A (ja) | 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 | |
| JP2002229811A (ja) | 論理分割システムの制御方法 | |
| EP0803130A1 (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2902861B2 (ja) | トレース機能付バッファ装置 | |
| JPH03110637A (ja) | 命令トレース方式 | |
| JPH0411895B2 (ja) | ||
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH06250857A (ja) | マイクロコンピュータ | |
| JP2993731B2 (ja) | ハードウェアトレース情報の制御方式 | |
| JPH04199336A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |