JPH01105875U - - Google Patents
Info
- Publication number
- JPH01105875U JPH01105875U JP105188U JP105188U JPH01105875U JP H01105875 U JPH01105875 U JP H01105875U JP 105188 U JP105188 U JP 105188U JP 105188 U JP105188 U JP 105188U JP H01105875 U JPH01105875 U JP H01105875U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- electronic component
- thick film
- film substrate
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
- Multi-Conductor Connections (AREA)
Description
第１図は本考案の混成集積回路の端子構造の一
実施例を示す斜視図、第２図は第１図の詳細を示
す部分正面図、第３図、第４図はそれぞれ従来の
第１、第２の例を示す斜視図である。 １……厚膜基板、２……電子部品、３ａ，３ｂ
，３ｃ，３ｄ，３ｅ，６……端子、４……端子群
、５……リードフレーム、７……パターン。
実施例を示す斜視図、第２図は第１図の詳細を示
す部分正面図、第３図、第４図はそれぞれ従来の
第１、第２の例を示す斜視図である。 １……厚膜基板、２……電子部品、３ａ，３ｂ
，３ｃ，３ｄ，３ｅ，６……端子、４……端子群
、５……リードフレーム、７……パターン。
Claims (1)
- 電子部品と厚膜基板と端子群から成る混成集積
回路において、前記端子群の中にリードフレーム
と接続され且つ前記電子部品および前記厚膜基板
とは接続されていない少なくとも２本の端子を含
むことを特徴とする混成集積回路の端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP105188U JPH01105875U (ja) | 1988-01-08 | 1988-01-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP105188U JPH01105875U (ja) | 1988-01-08 | 1988-01-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105875U true JPH01105875U (ja) | 1989-07-17 |
Family
ID=31200602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP105188U Pending JPH01105875U (ja) | 1988-01-08 | 1988-01-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105875U (ja) |
-
1988
- 1988-01-08 JP JP105188U patent/JPH01105875U/ja active Pending