JPH01106256A - バッファリング装置 - Google Patents
バッファリング装置Info
- Publication number
- JPH01106256A JPH01106256A JP26558987A JP26558987A JPH01106256A JP H01106256 A JPH01106256 A JP H01106256A JP 26558987 A JP26558987 A JP 26558987A JP 26558987 A JP26558987 A JP 26558987A JP H01106256 A JPH01106256 A JP H01106256A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- buffers
- processing device
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003139 buffering effect Effects 0.000 title claims abstract description 15
- 239000000872 buffer Substances 0.000 claims abstract description 62
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013144 data compression Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送装置に関し、特に非同期的にデータ
送受が行なわれるデータ処理装置間に接続されるバッフ
ァリング装置に関する。
送受が行なわれるデータ処理装置間に接続されるバッフ
ァリング装置に関する。
（従来の技術）
従来、この種のバッファリング装置は、データのオーバ
ーランを防ぐために大容量のバッファを持つのが一般的
である。しかしながら大容量のバッファを持つことはハ
ードウェアが増大し、実現する上で問題となる。このた
め、バッファ容量を小さくする種々工夫がなされてきた
。その一つがデータを圧縮する方法である。すなわち、
転送されるデータのパターンをあるブロックに区切って
比較すると同一パターンが現れることが少なくないので
、データをバッファに格納するとき少ない情報量として
記憶し、データ送出時にその情報をもとに拡張する方法
がとられる。
ーランを防ぐために大容量のバッファを持つのが一般的
である。しかしながら大容量のバッファを持つことはハ
ードウェアが増大し、実現する上で問題となる。このた
め、バッファ容量を小さくする種々工夫がなされてきた
。その一つがデータを圧縮する方法である。すなわち、
転送されるデータのパターンをあるブロックに区切って
比較すると同一パターンが現れることが少なくないので
、データをバッファに格納するとき少ない情報量として
記憶し、データ送出時にその情報をもとに拡張する方法
がとられる。
実際的な方法としては、送受（Ｘのデータブロック容量
のバッファを複数個′設け、各バッファ毎にカウンタを
設けておき、受信毎に直前に保持されたデータと比較し
て内容が同一の場合、そのデータを保持しているバッフ
ァのカウンタをインクリメントして、カウンタの示す値
だけ該当する時間に繰返させるようにし、受信したバッ
ファは次のデータの受信に使用するという方法である。
のバッファを複数個′設け、各バッファ毎にカウンタを
設けておき、受信毎に直前に保持されたデータと比較し
て内容が同一の場合、そのデータを保持しているバッフ
ァのカウンタをインクリメントして、カウンタの示す値
だけ該当する時間に繰返させるようにし、受信したバッ
ファは次のデータの受信に使用するという方法である。
（発明が解決しようとする問題点〕
上述した従来のバッファリング装置は、連続した同一パ
ターンのデータブロックに対しては有効であるが、離散
した同一パターンのデータブロックに対してはハ゛ツフ
ァの使用を省略できないという欠点がある。
ターンのデータブロックに対しては有効であるが、離散
した同一パターンのデータブロックに対してはハ゛ツフ
ァの使用を省略できないという欠点がある。
（問題点を解決するための手段〕
本発明のバッファリング装置は、バッファ毎に設けられ
、第１のデータ処理装置から転送されてきたデータと当
該バッファから読出されたデータを比較する比較器と、
データを現在保持しているバッファの第２のデータ処理
装置への送出順が登録されるキューレジスタと、第１の
データ処理装置からデータが転送されてくると、これを
前記複数のバッファのいずわか１つの空バッファに格納
すると同時に、該バッファ以外でデータを現在保持して
いるバッファのデータを読出し、比較器の出力からブロ
ック全体が同じデータを保持しているバッファが存在す
ると、前記格納動作を行なったバッファをビジー状態と
せず一致した前記バッファの番号をキューレジスタに登
録する手段を有する。
、第１のデータ処理装置から転送されてきたデータと当
該バッファから読出されたデータを比較する比較器と、
データを現在保持しているバッファの第２のデータ処理
装置への送出順が登録されるキューレジスタと、第１の
データ処理装置からデータが転送されてくると、これを
前記複数のバッファのいずわか１つの空バッファに格納
すると同時に、該バッファ以外でデータを現在保持して
いるバッファのデータを読出し、比較器の出力からブロ
ック全体が同じデータを保持しているバッファが存在す
ると、前記格納動作を行なったバッファをビジー状態と
せず一致した前記バッファの番号をキューレジスタに登
録する手段を有する。
（作 用）
したがって、＃散じた同一パターンのデータブロックに
対してもデータの圧縮が行なわれ、少ない容量で効率的
にバッファリングを行なうことができる。
対してもデータの圧縮が行なわれ、少ない容量で効率的
にバッファリングを行なうことができる。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のバッファリング装置の一実施例のブロ
ック図、第２図は第１図中のバッファ１〜４のブロック
図、第３図は第１図中の制御部７のブロック図である。
ック図、第２図は第１図中のバッファ１〜４のブロック
図、第３図は第１図中の制御部７のブロック図である。
このバッファリング装置は、データ、線９０１とダイア
ログ線９０３によってデータ送出装置（不図示）に接続
され、データ線９０２とダイアログ１１！１９０４によ
ってデータ受取り装置（不図示）に接続されている。
ログ線９０３によってデータ送出装置（不図示）に接続
され、データ線９０２とダイアログ１１！１９０４によ
ってデータ受取り装置（不図示）に接続されている。
バッファ１〜４はデータ送出装置およびデータ受取り装
置で扱うデータブロックのサイズに等しい容量、例えば
２５６バイトの容量を持ち、第２図に示すように、同時
に２つのアドレスによって読出し／書込みが可能なデュ
アルポートＲＡＭ１２と、データ線９０１に設けられた
ゲート１３で構成されている。アドレスレジスタ５はバ
ッファ１〜４の−を込みアドレスを保持し、アドレスレ
ジスタ６はバッファ１〜４の読出しアドレスを保持する
。比較器１１，２１，３１．４１はデータ線９０１によ
って転送されてきたデータとそれぞれバッファ１，２，
３．４から読出されたデータ線１０１，２０１，３０１
，４０１上のデータを比較し、一致すればそれぞれ一致
信号線１１１．２１１，３１１，４１１を”ｌ″にする
。
置で扱うデータブロックのサイズに等しい容量、例えば
２５６バイトの容量を持ち、第２図に示すように、同時
に２つのアドレスによって読出し／書込みが可能なデュ
アルポートＲＡＭ１２と、データ線９０１に設けられた
ゲート１３で構成されている。アドレスレジスタ５はバ
ッファ１〜４の−を込みアドレスを保持し、アドレスレ
ジスタ６はバッファ１〜４の読出しアドレスを保持する
。比較器１１，２１，３１．４１はデータ線９０１によ
って転送されてきたデータとそれぞれバッファ１，２，
３．４から読出されたデータ線１０１，２０１，３０１
，４０１上のデータを比較し、一致すればそれぞれ一致
信号線１１１．２１１，３１１，４１１を”ｌ″にする
。
選択器８は選択ｆｉ７０７の選択信号により制御され、
それぞれデータ線１０２，２０２，３０２゜４０２の上
のバッファ１，２，３．４から読出されたデータを選択
し、データ線９０２に出力する。制御部７は、第３図に
示すように、現在データを保持しているバッファのデー
タ送出順が登録されるキューレジスタ７１１〜７１８と
、キューの先頭を示すキューレジスタの番号を保持して
いるヘッドポインタ７３と、キューの末尾を示すキュー
レジスタの番号を保持しているテールボインタ７４と、
ダイアログａ９０３，９０４．バッファ１〜４のアドレ
ス、［５０１，６０１，アドレスレジスタ５．６の制御
線７０５，７０６と接続された転送制御回路７２と、キ
ューレジスタ７１１〜７１８．ヘッドポインタ７３．テ
ールポインタ７４．一致信号線７１１〜４１１．書込み
イネーブル線７０１〜７０４１選択線７０７と接続され
てキューレジスタ７１１〜７１８．バッファ１〜４の占
込み制御、選択器８の制御を行なうキュー制御回路で構
成されている。なお、キューがまったく存在しない時は
ヘッドポインタ７３とテールポインタ７４は同じキュー
レジスタを指定するが有効キューレジスタが１個の場合
と区別するため、そのキューレジスタにオール”０”の
値を書込む。
それぞれデータ線１０２，２０２，３０２゜４０２の上
のバッファ１，２，３．４から読出されたデータを選択
し、データ線９０２に出力する。制御部７は、第３図に
示すように、現在データを保持しているバッファのデー
タ送出順が登録されるキューレジスタ７１１〜７１８と
、キューの先頭を示すキューレジスタの番号を保持して
いるヘッドポインタ７３と、キューの末尾を示すキュー
レジスタの番号を保持しているテールボインタ７４と、
ダイアログａ９０３，９０４．バッファ１〜４のアドレ
ス、［５０１，６０１，アドレスレジスタ５．６の制御
線７０５，７０６と接続された転送制御回路７２と、キ
ューレジスタ７１１〜７１８．ヘッドポインタ７３．テ
ールポインタ７４．一致信号線７１１〜４１１．書込み
イネーブル線７０１〜７０４１選択線７０７と接続され
てキューレジスタ７１１〜７１８．バッファ１〜４の占
込み制御、選択器８の制御を行なうキュー制御回路で構
成されている。なお、キューがまったく存在しない時は
ヘッドポインタ７３とテールポインタ７４は同じキュー
レジスタを指定するが有効キューレジスタが１個の場合
と区別するため、そのキューレジスタにオール”０”の
値を書込む。
通常動作として全バッファ１〜４が空き状態のとき、ま
ずデータ送出装置からのダイアログ線９０３によるデー
タ送出要求によって空バッファ、例えばバッファ１に書
込みイネーブル線７０１をアクティブにしてデータ線９
０１からのデータを、１Ｆ込んでゆく。このときのバッ
ファｌの８込みアドレスはアドレスレジスタ５によって
与えられる。ｌブロック分の、！Ｆ込みが終ｒすると、
ゾールポインタ７４の示すキューレジスタ、この場合キ
ューレジスタ７１１にバッファの番号、この場合値ｌを
−Ｆ〈。
ずデータ送出装置からのダイアログ線９０３によるデー
タ送出要求によって空バッファ、例えばバッファ１に書
込みイネーブル線７０１をアクティブにしてデータ線９
０１からのデータを、１Ｆ込んでゆく。このときのバッ
ファｌの８込みアドレスはアドレスレジスタ５によって
与えられる。ｌブロック分の、！Ｆ込みが終ｒすると、
ゾールポインタ７４の示すキューレジスタ、この場合キ
ューレジスタ７１１にバッファの番号、この場合値ｌを
−Ｆ〈。
データ受取り装置へのデータ送出はキューの存在によっ
て開始され、ヘッドポインタ７３の示すキューレジスタ
の値によって選択器８で目的とするバッファが選択され
、ダイアログ線９０４でデータ送出要求が出されデータ
線９０２からデータが送出される。このときアドレスは
アドレスレジスタ６によって与えられる。！ブロック分
の送出が完了すると、ヘッドポインタ７３のインクリメ
ントが行なわれ、または最後のキューである場合はヘッ
ドポインタ７３の示すキューレジスタにオール″０”の
値を８込む。
て開始され、ヘッドポインタ７３の示すキューレジスタ
の値によって選択器８で目的とするバッファが選択され
、ダイアログ線９０４でデータ送出要求が出されデータ
線９０２からデータが送出される。このときアドレスは
アドレスレジスタ６によって与えられる。！ブロック分
の送出が完了すると、ヘッドポインタ７３のインクリメ
ントが行なわれ、または最後のキューである場合はヘッ
ドポインタ７３の示すキューレジスタにオール″０”の
値を８込む。
次に、本実施例の動作を説明する。
バッファ１〜３にそれぞれパターンＡ、Ｂ、Ｃのデータ
が保持されており、ヘットポインタ７３はキューレジス
タ７１１を指定し、テールポインタ７４はキューレジス
タ７１３を指定しており、さらにダイアログ線９０３か
らデータ送出要求を受けた場合、キュー制御回路７１に
よってバッファ４が空状態であることが判定され、書込
みイネーブル線７０４がアクティブとなりアドレスレジ
スタ５によって与えられるアドレスに次々と書かれてゆ
く。この時同時にアドレスレジスタ５のアドレスによっ
てバッファ１〜３の値がデータ線１０１．２０１，３０
１から読出され、比較器１１．２１．３１でデータ線９
０１のデータと比較される。バッファ４へ書込んだデー
タのパターンがＢだとすると、一致信号線２１１は書込
みの間アクティブとなり、キュー制御回路７１によって
、バッファ４へ書込んだデータ内容とバッファ２のデー
タ内容が一致していることが認識され、テールポインタ
７４をインクリメントし、キューレジスタ７１４に値４
ではなく値２を書く。
が保持されており、ヘットポインタ７３はキューレジス
タ７１１を指定し、テールポインタ７４はキューレジス
タ７１３を指定しており、さらにダイアログ線９０３か
らデータ送出要求を受けた場合、キュー制御回路７１に
よってバッファ４が空状態であることが判定され、書込
みイネーブル線７０４がアクティブとなりアドレスレジ
スタ５によって与えられるアドレスに次々と書かれてゆ
く。この時同時にアドレスレジスタ５のアドレスによっ
てバッファ１〜３の値がデータ線１０１．２０１，３０
１から読出され、比較器１１．２１．３１でデータ線９
０１のデータと比較される。バッファ４へ書込んだデー
タのパターンがＢだとすると、一致信号線２１１は書込
みの間アクティブとなり、キュー制御回路７１によって
、バッファ４へ書込んだデータ内容とバッファ２のデー
タ内容が一致していることが認識され、テールポインタ
７４をインクリメントし、キューレジスタ７１４に値４
ではなく値２を書く。
これによってバッファ４は空状態を保ったことになる。
以ト説明したように本発明は、新たに受取ったデータブ
ロックとすでに保持している全データブロックを比較し
、一致すればバッファのキュー介録する方法でデータの
圧縮保持を行なうことにより、少ないバッファ容量で効
率的にバッファリングを行なえる効果がある。
ロックとすでに保持している全データブロックを比較し
、一致すればバッファのキュー介録する方法でデータの
圧縮保持を行なうことにより、少ないバッファ容量で効
率的にバッファリングを行なえる効果がある。
第１図は本発明のバッファリング装置の一実施例のブロ
ック図、第２図は第１図中のバッファ１〜４のブロック
図、第３図は第１図中の制御部７のブロック図である。 １〜４−−−−−−−−−−−−バッファ、５．６峠・
・・・・・・・・・アドレスレジスタ、７・・・・・・
・・・・・・・・・・・・ル制面部、８−−−−−・・
・・・・・・・・・・・選択器、１１．２＋、３１．４
１−・・比較器、１２・・・・・・・・・・・・・・・
デュアルポートＲＡＭ、１３・・・、・・・・・・・・
・・・・ゲート、７１−−−−−−−−・・・・・・・
キュー制御回路、７２・・・・・・・・・・・・・・・
転送制御回路、７３−−−−・・・・・・・・・・・ヘ
ッドポインタ、７４−−−−−−−−−−−−−−−テ
ールポインタ、１０１．１０２，２０１．２０２−−−
−−−−−−−−−データ線、３０１．３０２，４０１
，４０２゜ ９０１．９０２ １１１．２１１，３１１．４１１−−−−−−−軸・・
・一致信号線、５０１．６０１−−−−−−−−−アド
レス線、７０１〜７０４−・・・軸書込みイネーブル線
、７０５．７０６−−−−−−−−制御線、７０７−・
・・・・・・・・・・・・・選択線、９０３．９０４−
−−−−−−−−ダイアログ線、７１１〜７１８−−−
−−−キューレジスタ。
ック図、第２図は第１図中のバッファ１〜４のブロック
図、第３図は第１図中の制御部７のブロック図である。 １〜４−−−−−−−−−−−−バッファ、５．６峠・
・・・・・・・・・アドレスレジスタ、７・・・・・・
・・・・・・・・・・・・ル制面部、８−−−−−・・
・・・・・・・・・・・選択器、１１．２＋、３１．４
１−・・比較器、１２・・・・・・・・・・・・・・・
デュアルポートＲＡＭ、１３・・・、・・・・・・・・
・・・・ゲート、７１−−−−−−−−・・・・・・・
キュー制御回路、７２・・・・・・・・・・・・・・・
転送制御回路、７３−−−−・・・・・・・・・・・ヘ
ッドポインタ、７４−−−−−−−−−−−−−−−テ
ールポインタ、１０１．１０２，２０１．２０２−−−
−−−−−−−−−データ線、３０１．３０２，４０１
，４０２゜ ９０１．９０２ １１１．２１１，３１１．４１１−−−−−−−軸・・
・一致信号線、５０１．６０１−−−−−−−−−アド
レス線、７０１〜７０４−・・・軸書込みイネーブル線
、７０５．７０６−−−−−−−−制御線、７０７−・
・・・・・・・・・・・・・選択線、９０３．９０４−
−−−−−−−−ダイアログ線、７１１〜７１８−−−
−−−キューレジスタ。
Claims (1)
- 【特許請求の範囲】 第１のデータ処理装置と、第１のデータ処理装置から送
信されたデータを非同期的に受信する第２のデータ処理
装置との間に接続され、データのバッファリングを行な
うバッファリング装置であって、第１と第２のデータ処
理装置間で扱われるデータの処理単位であるブロックの
サイズに等しい容量を持ち、第２のデータ処理装置へ送
出すべき第１のデータ処理装置から受信したデータを保
持する複数のバッファを有するバッファリング装置にお
いて、 バッファ毎に設けられ、第１のデータ処理装置から転送
されてきたデータと当該バッファから読出されたデータ
を比較する比較器と、 データを現在保持しているバッファの第２のデータ処理
装置への送出順が登録されるキューレジスタと、 第１のデータ処理装置からデータが転送されてくると、
これを前記複数のバッファのいずれか１つの空バッファ
に格納すると同時に、該バッファ以外でデータを現在保
持しているバッファのデータを読出し、比較器の出力か
らブロック全体が同じデータを保持しているバッファが
存在すると、前記格納動作を行なったバッファをビジー
状態とせず、一致した前記バッファの番号をキューレジ
スタに登録する手段を有することを特徴とするバッファ
リング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26558987A JPH01106256A (ja) | 1987-10-20 | 1987-10-20 | バッファリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26558987A JPH01106256A (ja) | 1987-10-20 | 1987-10-20 | バッファリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106256A true JPH01106256A (ja) | 1989-04-24 |
Family
ID=17419219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26558987A Pending JPH01106256A (ja) | 1987-10-20 | 1987-10-20 | バッファリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106256A (ja) |
-
1987
- 1987-10-20 JP JP26558987A patent/JPH01106256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7133940B2 (en) | Network interface device employing a DMA command queue | |
| US5179709A (en) | Look ahead bus transfer request | |
| US4145755A (en) | Information transferring apparatus | |
| US20020089695A1 (en) | Print control apparatus and method and storage medium | |
| US5343557A (en) | Workstation controller with full screen write mode and partial screen write mode | |
| JPH01106256A (ja) | バッファリング装置 | |
| US6215558B1 (en) | Data processing apparatus and method | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| US5774745A (en) | Method and apparatus for writing and reading entries in an event status queue of a host memory | |
| US7577560B2 (en) | Microcomputer logic development device | |
| CN119917474B (zh) | 数据解压方法、加速卡、存储介质及程序产品 | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| US5701546A (en) | Parallel interface circuit having a n-byte buffer and tansmitting the n byte data on a byte-by-byte basis in response to interrupt request signal | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JPS6240736B2 (ja) | ||
| JPH05128049A (ja) | 入出力制御装置 | |
| JPH0115100B2 (ja) | ||
| JPH0581165A (ja) | データ転送回路 | |
| JPS60207945A (ja) | デ−タ転送制御方式 | |
| JPH0353736A (ja) | 受信バッファ制御方式 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0817401B2 (ja) | Ｌａｎ接続システム | |
| JPS6294042A (ja) | 通信制御装置 |