JPH01106451A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01106451A JPH01106451A JP62262635A JP26263587A JPH01106451A JP H01106451 A JPH01106451 A JP H01106451A JP 62262635 A JP62262635 A JP 62262635A JP 26263587 A JP26263587 A JP 26263587A JP H01106451 A JPH01106451 A JP H01106451A
- Authority
- JP
- Japan
- Prior art keywords
- insulating plate
- metallized surface
- slit
- joint
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子用絶縁板に係り、特に発熱体とな
る半導体素子を積層するのに適したメタライズパターン
を有する絶縁板に関するものである。
る半導体素子を積層するのに適したメタライズパターン
を有する絶縁板に関するものである。
一般に半導体素子用絶縁板は、半導体素子をヒートシン
ク(金属ベース)等に取付ける場合の電気的絶縁のため
に用いられるもので、ヒートシンク上にはんだ、銀ろう
等のろう付により接合されている。このような絶縁板は
、電気的な絶縁を行なう他に、特に発熱性の半導体素子
を搭載する場合には、半導体素子のそのものに発生した
熱をヒートシンク側に放熱させる役割をも兼ねるもので
。
ク(金属ベース)等に取付ける場合の電気的絶縁のため
に用いられるもので、ヒートシンク上にはんだ、銀ろう
等のろう付により接合されている。このような絶縁板は
、電気的な絶縁を行なう他に、特に発熱性の半導体素子
を搭載する場合には、半導体素子のそのものに発生した
熱をヒートシンク側に放熱させる役割をも兼ねるもので
。
絶縁板としては、例えばアルミナ等の絶縁部材が用いら
れる。
れる。
ところで、この種の絶縁板に半導体素子を搭載したり、
絶縁板自身をヒートシンク上に取付ける場合には、はん
だ等のろう付を用いて行なわれるが、絶縁板となるアル
ミナ等は、ろう付けに適さないため、絶縁板の表裏面に
半導体素子と接合するためのメタライズ面や、ヒートシ
ンクと接合するためのメタライズ面を設けている。メタ
ライズ面は、モリブデン、タングステン膜等が用いられ
る。
絶縁板自身をヒートシンク上に取付ける場合には、はん
だ等のろう付を用いて行なわれるが、絶縁板となるアル
ミナ等は、ろう付けに適さないため、絶縁板の表裏面に
半導体素子と接合するためのメタライズ面や、ヒートシ
ンクと接合するためのメタライズ面を設けている。メタ
ライズ面は、モリブデン、タングステン膜等が用いられ
る。
更に従来のこの種の絶縁板では、例えば特開昭’55−
118641号公報等に開示されるように、絶縁板に施
されたメタライズ面に複数のスリットを設けて、はんだ
等のろう付は時に発生するボイドをスリットから逃して
ボイドの 低減を−図ったり、或いは、はんだ等の接合
部に生じるクラック発生率は、接合される部材の線膨張
係数差の大きさに左右される他に、接合部の長さが長い
程、部材間の歪が大きくなってクラックが生じ易いので
1例えば特開昭55−165656号公報等に開示され
るように、絶縁板の裏面メタライズ面を表面側に搭載さ
れる半導体素子の直下に配置して、絶縁板とヒートシン
クとの接合部(ろう何部)を半導体素子直下に°集中さ
せ、このようにしてメタライズ面ひいては接合部の長さ
をできるだけ短かくして、接合部のクラックの発生を減
少させたり、また、この半導体素子直下のメタライズの
面の他に半導体素子チップ取付は面の水平を保つため、
第2のメタライズ面を設ける等種々の配慮がなされてい
る。
118641号公報等に開示されるように、絶縁板に施
されたメタライズ面に複数のスリットを設けて、はんだ
等のろう付は時に発生するボイドをスリットから逃して
ボイドの 低減を−図ったり、或いは、はんだ等の接合
部に生じるクラック発生率は、接合される部材の線膨張
係数差の大きさに左右される他に、接合部の長さが長い
程、部材間の歪が大きくなってクラックが生じ易いので
1例えば特開昭55−165656号公報等に開示され
るように、絶縁板の裏面メタライズ面を表面側に搭載さ
れる半導体素子の直下に配置して、絶縁板とヒートシン
クとの接合部(ろう何部)を半導体素子直下に°集中さ
せ、このようにしてメタライズ面ひいては接合部の長さ
をできるだけ短かくして、接合部のクラックの発生を減
少させたり、また、この半導体素子直下のメタライズの
面の他に半導体素子チップ取付は面の水平を保つため、
第2のメタライズ面を設ける等種々の配慮がなされてい
る。
前述した如く、従来よりこの種絶縁板には、メタライズ
面にスリットを形成したり、メタライズ面の配置位置を
特定しつつ接合部の長さをできるだけ短かくする等、メ
タライズパターンに種々の配慮を施して、熱伝導低下原
因たるボイド発生を防止したり、クラックの減少化を図
っている。
面にスリットを形成したり、メタライズ面の配置位置を
特定しつつ接合部の長さをできるだけ短かくする等、メ
タライズパターンに種々の配慮を施して、熱伝導低下原
因たるボイド発生を防止したり、クラックの減少化を図
っている。
しかしながら、上記従来技術の中で、メタライズ面にス
リットを形成する従来例では、ボイド低減を図る点に重
点が置かれ、絶縁板とヒートシンク間の接合部のクラッ
ク低減を図る点については充分な配慮がなされていなか
った。すなわち、従来のスリット方式は、メタライズ面
21に施されるはんだ等の接合8Pに発生するボイドや
熱を第4図の従来例に示すように、絶縁板1のメタライ
ズ面21に設けた十文字のスリット部22を介して外部
に逃している。しかし、熱応力の長期繰返し印加により
生じるクラックは、図の矢印に示すように絶縁板の四隅
及び絶縁板の端面より中心方向に進行する性質を有して
いるため、十文字スリットで区分されるはんだ等の接合
部がすべてクラックで侵される傾向があった。特に、−
度クラックが発生すると、クラックが切欠きどなって切
欠部に応力集中が発生する切欠き効果が働き、クラック
の進行を助長する。なお、第4図の斜線23で示す部分
は、クラックが末だ進行してない部分をクラック進行状
況として表わしたもので、同図では、絶縁板1のA側よ
りもB側の方がクラックの進行が著るしいが、このよう
になるのは、接合部の厚みがA側よりB側の方が薄いと
いった場合に起こる。すなわち、接合部が薄いほど熱応
力が増大する傾向にあるためである。
リットを形成する従来例では、ボイド低減を図る点に重
点が置かれ、絶縁板とヒートシンク間の接合部のクラッ
ク低減を図る点については充分な配慮がなされていなか
った。すなわち、従来のスリット方式は、メタライズ面
21に施されるはんだ等の接合8Pに発生するボイドや
熱を第4図の従来例に示すように、絶縁板1のメタライ
ズ面21に設けた十文字のスリット部22を介して外部
に逃している。しかし、熱応力の長期繰返し印加により
生じるクラックは、図の矢印に示すように絶縁板の四隅
及び絶縁板の端面より中心方向に進行する性質を有して
いるため、十文字スリットで区分されるはんだ等の接合
部がすべてクラックで侵される傾向があった。特に、−
度クラックが発生すると、クラックが切欠きどなって切
欠部に応力集中が発生する切欠き効果が働き、クラック
の進行を助長する。なお、第4図の斜線23で示す部分
は、クラックが末だ進行してない部分をクラック進行状
況として表わしたもので、同図では、絶縁板1のA側よ
りもB側の方がクラックの進行が著るしいが、このよう
になるのは、接合部の厚みがA側よりB側の方が薄いと
いった場合に起こる。すなわち、接合部が薄いほど熱応
力が増大する傾向にあるためである。
このような接合部の厚みの不均衡は、特に絶縁板上の半
導体素子の搭載される箇所とそれ以外の箇所の重量の不
均衡に起因して生じる。
導体素子の搭載される箇所とそれ以外の箇所の重量の不
均衡に起因して生じる。
また、上記従来技術の中で、絶縁板の裏面メタライズを
半導体素子搭載箇所の直下に形成する方式のものは、ク
ラックの発生を減少できる反面、絶縁板とヒートシンク
間に空間が存在するため、その分、絶縁板からヒートシ
ンク側への熱伝導が低下して、半導体素子のチップ温度
が上昇子る傾向があった。特に電流制限付イグナイタの
場合には、電流制限時に発熱が増大、するため、初期的
にも熱応力が増大し、長期的な信頼性の面で改善すべき
点があった。
半導体素子搭載箇所の直下に形成する方式のものは、ク
ラックの発生を減少できる反面、絶縁板とヒートシンク
間に空間が存在するため、その分、絶縁板からヒートシ
ンク側への熱伝導が低下して、半導体素子のチップ温度
が上昇子る傾向があった。特に電流制限付イグナイタの
場合には、電流制限時に発熱が増大、するため、初期的
にも熱応力が増大し、長期的な信頼性の面で改善すべき
点があった。
本発明は以上の点に鑑みてなされたものであり、その目
的とするところは、ヒートシンクとの接合箇所における
ボイド、クラック等の発生を有効に抑制し、しかも放熱
面積を充分に確保して、半導体素子、絶縁板、ヒートシ
ンク等で構成される半導体組立体の耐久性、信頼性の向
上化を図り得る半導体素子用絶縁板を提供することにあ
る。
的とするところは、ヒートシンクとの接合箇所における
ボイド、クラック等の発生を有効に抑制し、しかも放熱
面積を充分に確保して、半導体素子、絶縁板、ヒートシ
ンク等で構成される半導体組立体の耐久性、信頼性の向
上化を図り得る半導体素子用絶縁板を提供することにあ
る。
上記目的は、絶縁板の裏面メタライズの中で、第1のメ
タライズ面を絶縁板表面側の半導体素子搭載箇所の直下
部に形成し、且つ第2のメタライズ面を第1のメタライ
ズ面の周囲にスリット部を介して配設し、前記スリット
部の少なくとも一部を絶縁板の端面にまで延設すること
で達成される。
タライズ面を絶縁板表面側の半導体素子搭載箇所の直下
部に形成し、且つ第2のメタライズ面を第1のメタライ
ズ面の周囲にスリット部を介して配設し、前記スリット
部の少なくとも一部を絶縁板の端面にまで延設すること
で達成される。
既に「発明が解決しようとする問題点」でも述べたよう
に、絶縁板とヒートシンク間の接合部のクラックは、絶
縁板の端面及び四隅から中央に向かって進行し、且つ絶
縁材が傾きをもって接合された場合には、接合部の厚み
の薄い方がクラックの進行度合が大きい。しかも、クラ
ック部には。
に、絶縁板とヒートシンク間の接合部のクラックは、絶
縁板の端面及び四隅から中央に向かって進行し、且つ絶
縁材が傾きをもって接合された場合には、接合部の厚み
の薄い方がクラックの進行度合が大きい。しかも、クラ
ック部には。
クラック自身の切欠効果が働き、応力集中を生じるため
、更にクラックは進行する性質を有する。
、更にクラックは進行する性質を有する。
ところで1本発明の如き絶縁板色ヒートシンク上に積層
する場合には、絶縁板裏面の第1.第2メタライズ面と
ヒートシンクの間がはんだ等のろう材が接合されるが、
第1のメタライズ面の周りには、メタライズの施されな
いスリットがあるため、この部分は、ろう材が存在しな
い非接合箇所となる。すなわち、絶縁板の第1のメタラ
イズ面とヒートシンク間の接合部(これを第1の接合部
と称する)と、第1の接合部の周りに配される第2のメ
タライズ面とヒートシンク間の接合部(これを第2の接
合部と称する)との間には、スリット状の非接合部が存
在することになる。
する場合には、絶縁板裏面の第1.第2メタライズ面と
ヒートシンクの間がはんだ等のろう材が接合されるが、
第1のメタライズ面の周りには、メタライズの施されな
いスリットがあるため、この部分は、ろう材が存在しな
い非接合箇所となる。すなわち、絶縁板の第1のメタラ
イズ面とヒートシンク間の接合部(これを第1の接合部
と称する)と、第1の接合部の周りに配される第2のメ
タライズ面とヒートシンク間の接合部(これを第2の接
合部と称する)との間には、スリット状の非接合部が存
在することになる。
しかして、このような接合構造によれば、第1の接合部
の周囲、すなわち第2の接合部に絶縁板の四隅及び端面
からクラックが生じたとしても、そのクラックがスリッ
ト状の非接合部に至ることにより、切欠効果が消失し応
力集中がなくなるため、クラックの進行を止め、第2の
接合部側にクラックが及ぶことを有効は防止することが
できる。
の周囲、すなわち第2の接合部に絶縁板の四隅及び端面
からクラックが生じたとしても、そのクラックがスリッ
ト状の非接合部に至ることにより、切欠効果が消失し応
力集中がなくなるため、クラックの進行を止め、第2の
接合部側にクラックが及ぶことを有効は防止することが
できる。
更に第1の接合部は、スリットを介して第2の接合部と
区分けされ、第1の接合部の長さをできるだけ短かくす
ることができるので、ヒートシンクと絶縁板の接合部間
の熱ひずみを極力小さくできること、及び接合部の厚み
に傾きがあって厚さの不均衡が生じても、半導体搭載箇
所の直下の接合部は、傾きの始点(絶縁板一端の接合箇
所で接合部の厚さが最も薄いところ)から外れた位置に
あるので、その厚みも充分に確保され、熱応力も低減さ
れるので、第1接合部自身がクラックの生じにくい状態
にある。従って1本発明によれば、第2の接合部にクラ
ックが生じたとしても、第1の接合部は、前記スリット
によるクラック進行防止効果と第1接合部自身がクラッ
クの生じにくい構造特性をもたせたことから、接合箇所
の必要範囲での健全性を充分に保持できる。
区分けされ、第1の接合部の長さをできるだけ短かくす
ることができるので、ヒートシンクと絶縁板の接合部間
の熱ひずみを極力小さくできること、及び接合部の厚み
に傾きがあって厚さの不均衡が生じても、半導体搭載箇
所の直下の接合部は、傾きの始点(絶縁板一端の接合箇
所で接合部の厚さが最も薄いところ)から外れた位置に
あるので、その厚みも充分に確保され、熱応力も低減さ
れるので、第1接合部自身がクラックの生じにくい状態
にある。従って1本発明によれば、第2の接合部にクラ
ックが生じたとしても、第1の接合部は、前記スリット
によるクラック進行防止効果と第1接合部自身がクラッ
クの生じにくい構造特性をもたせたことから、接合箇所
の必要範囲での健全性を充分に保持できる。
更に、第1のメタライズ面の他に、この周りに配される
第2のメタライズ面もヒートシンクとろう材により接合
するので、熱伝導性が向上し半導体の温度上昇を低減で
きる。このため、各接合部に印加される熱応力を減少で
き、初期的なりラックが入るまでの時間も長くできる。
第2のメタライズ面もヒートシンクとろう材により接合
するので、熱伝導性が向上し半導体の温度上昇を低減で
きる。このため、各接合部に印加される熱応力を減少で
き、初期的なりラックが入るまでの時間も長くできる。
更に、本発明においても、従来同様にヒートシンクと絶
縁板の接合部をスリットにより分断できるので、スリッ
トによるボンド低減を行ない得る。
縁板の接合部をスリットにより分断できるので、スリッ
トによるボンド低減を行ない得る。
本発明の実施例を図面に基づき説明する。
第1図は本発明の第1実施例たる半導体素子用絶縁板の
裏面図である。
裏面図である。
図中、1は絶縁板で1例えばアルミナ、窒化アルミニウ
ム等で形成され、絶縁板1の裏面に以下に述べる第1の
メタライズ面2、スリット部3゜3′、第2のメタライ
ズ面4が配設される。
ム等で形成され、絶縁板1の裏面に以下に述べる第1の
メタライズ面2、スリット部3゜3′、第2のメタライ
ズ面4が配設される。
第1.第2のメタライズ面2,4は1例えば、絶縁材1
の裏面に施されるモリブデン膜或いはタングステン膜等
で構成され、更に、通常は、モリブデン膜等が酸化し易
いので、これらの膜上に更にニッケル等の金属メツキを
施してなる。これらのメタライズ面の中で、第1のメタ
ライズ面2は、絶縁板における半導体素子搭載位置の直
下に形成される。また、第1のメタライズ面2の周囲に
メタライズを施さないスリット部3が確保され、このス
リット部3を介して第1のメタライズ面2の周囲に第2
のメタライズ面4が配設されるパターン構成となってい
る。第2のメタライズ面4は、複数のスリット部3′に
より複数のメタライズパターンに区分されている。本実
施例の各スリット部3′はスリット部3を夫々絶縁板1
の各端面に至るまで直線的に延長したものである。
の裏面に施されるモリブデン膜或いはタングステン膜等
で構成され、更に、通常は、モリブデン膜等が酸化し易
いので、これらの膜上に更にニッケル等の金属メツキを
施してなる。これらのメタライズ面の中で、第1のメタ
ライズ面2は、絶縁板における半導体素子搭載位置の直
下に形成される。また、第1のメタライズ面2の周囲に
メタライズを施さないスリット部3が確保され、このス
リット部3を介して第1のメタライズ面2の周囲に第2
のメタライズ面4が配設されるパターン構成となってい
る。第2のメタライズ面4は、複数のスリット部3′に
より複数のメタライズパターンに区分されている。本実
施例の各スリット部3′はスリット部3を夫々絶縁板1
の各端面に至るまで直線的に延長したものである。
スリット部3,3′は、その幅dが3m以上確保されて
いる。これは、スリット幅を3III11以下にすると
、後述するヒートシンク7L絶縁板1の各メタライズ面
2,4をはんだ等で接合した場合に、各接合部のフィレ
ット部がスリットを超えて接合してしまい、スリットの
存在意義がなくなるためである。なお、絶縁板1の表面
にも、半導体素子或いは別のヒートシンク板を接合する
ためのメタライズ面(図示せず)が形成されている。
いる。これは、スリット幅を3III11以下にすると
、後述するヒートシンク7L絶縁板1の各メタライズ面
2,4をはんだ等で接合した場合に、各接合部のフィレ
ット部がスリットを超えて接合してしまい、スリットの
存在意義がなくなるためである。なお、絶縁板1の表面
にも、半導体素子或いは別のヒートシンク板を接合する
ためのメタライズ面(図示せず)が形成されている。
このような絶縁板1を用いた半導体組立体の積層構造例
を第2図(a) 、 (b)に示す。
を第2図(a) 、 (b)に示す。
第2図(a)は第1の積層構造例で、図中、5は半導体
素子(パワートランジスタ等)、6は第1のヒートシン
ク(例えばモリブデン板)、7はニッケルメッキを施し
た銅又はアルミニウムよりなる第2のヒートシンク(金
属ベース)であり、上から順に、半導体素子5.第1の
ヒートシンク6゜絶縁板1.第2のヒートシンク7が積
層され、且つこれらの部品間は符号8,9.10で示す
はんだにて接合されている。なお、本実施例では、絶縁
板1は、アルミナよりな°)、絶縁板1上には、ヒート
シンク6を介して半導体素子5を塔載する。
素子(パワートランジスタ等)、6は第1のヒートシン
ク(例えばモリブデン板)、7はニッケルメッキを施し
た銅又はアルミニウムよりなる第2のヒートシンク(金
属ベース)であり、上から順に、半導体素子5.第1の
ヒートシンク6゜絶縁板1.第2のヒートシンク7が積
層され、且つこれらの部品間は符号8,9.10で示す
はんだにて接合されている。なお、本実施例では、絶縁
板1は、アルミナよりな°)、絶縁板1上には、ヒート
シンク6を介して半導体素子5を塔載する。
絶縁板1の裏面における第1.第2のメタライズ面2,
4は、はんだ10にて第2のヒートシンク7に接合され
る。11はワイヤボンディング用の部材であり、はんだ
12により絶縁板1に接続される。
4は、はんだ10にて第2のヒートシンク7に接合され
る。11はワイヤボンディング用の部材であり、はんだ
12により絶縁板1に接続される。
第2図(b)は第2の積層構造例に示すもので、本例で
は、絶縁板1を窒化アルミニウム基板としたときの積層
構造を示し、図中、第2図(a)と同一符号は同一部品
を示すものであり、特に本例では、絶縁板1が高熱伝導
性を有する窒化アルミニウムで構成するので、半導体素
子5をはんだ9を介して直接絶縁板1上に搭載したもの
である。
は、絶縁板1を窒化アルミニウム基板としたときの積層
構造を示し、図中、第2図(a)と同一符号は同一部品
を示すものであり、特に本例では、絶縁板1が高熱伝導
性を有する窒化アルミニウムで構成するので、半導体素
子5をはんだ9を介して直接絶縁板1上に搭載したもの
である。
しかして、第2図(a) 、 (b)に示すように、絶
縁1の第1.第2のメタライズ面2,4とヒートシンク
7をはんだ10を介して接合した場合には。
縁1の第1.第2のメタライズ面2,4とヒートシンク
7をはんだ10を介して接合した場合には。
スリット部3に対応する部分にスリット状の非接合部1
5が形成される。
5が形成される。
第3図は、第2図(a)の積層構造を全体的にみた半導
体組立体の平面図で、同図に示すように第2のヒートシ
ンク7上には、半導体5.第1のヒートシンク 6等が
配設される他に印刷基板13が接合され、半導体素子5
と印刷基板13上のワイヤボンディング部材11とがワ
イヤ14により接続され、電気的導通がとられている。
体組立体の平面図で、同図に示すように第2のヒートシ
ンク7上には、半導体5.第1のヒートシンク 6等が
配設される他に印刷基板13が接合され、半導体素子5
と印刷基板13上のワイヤボンディング部材11とがワ
イヤ14により接続され、電気的導通がとられている。
次に本実施例の作用を説明する。
一般にヒートシンクと絶縁板間の接合部を生じるクラッ
クは、線膨張係数差の大きい被接合部材間で発生しやす
く、且つ接合部の長さが長くなる程、接合部における被
接合部間の熱膨張差(熱歪)が大きいので生じやすい。
クは、線膨張係数差の大きい被接合部材間で発生しやす
く、且つ接合部の長さが長くなる程、接合部における被
接合部間の熱膨張差(熱歪)が大きいので生じやすい。
第2図(a)を例にとれば各部材の線膨張係数は絶縁板
1がアルミナ基板であり6.8 X 10’″B、はん
だ10は28×10″″B、金属ベース7は銅で17X
10″″B、アルミニウムの場合で24XIO−0であ
る。すなわち、最もはんだ付は面積の大きく、線膨張係
数差の大きい絶縁板1と第2のヒートシンク(金属ベー
ス)7間のはんだ接合部1oにクラックが発生しゃすい
。
1がアルミナ基板であり6.8 X 10’″B、はん
だ10は28×10″″B、金属ベース7は銅で17X
10″″B、アルミニウムの場合で24XIO−0であ
る。すなわち、最もはんだ付は面積の大きく、線膨張係
数差の大きい絶縁板1と第2のヒートシンク(金属ベー
ス)7間のはんだ接合部1oにクラックが発生しゃすい
。
また第2図(b)の場合は、絶縁板1は窒化アルミニウ
ムで線膨張係数は4.3 X 10″″Bであり、第2
図(a)と同様にクラックははんだ1oで発生しやすい
。クラックの発生及び進行は、熱伝達率を低下させ、ひ
いては装置の信頼性を低下させる。
ムで線膨張係数は4.3 X 10″″Bであり、第2
図(a)と同様にクラックははんだ1oで発生しやすい
。クラックの発生及び進行は、熱伝達率を低下させ、ひ
いては装置の信頼性を低下させる。
これらのクラックの進行は、〔発明が解決しようとする
問題点〕の項でも既述したように、その性質上、絶縁基
板1の四隅及び端面から進行するもので、且つ接合部1
0に傾きがある場合には、接合部の薄い方に生じ易い。
問題点〕の項でも既述したように、その性質上、絶縁基
板1の四隅及び端面から進行するもので、且つ接合部1
0に傾きがある場合には、接合部の薄い方に生じ易い。
第2図(a) 、 (b)では、絶縁板1及び接合部1
0に傾きが生じた場合、第1のヒートシンク6及び半導
体素子5の自重により、接合部1oのA側の厚みが薄く
なる傾向にある。そして、一端クラックが発生すると、
クラック自身応カ朶中を発生させる切欠効果が働き、ク
ラックの進行を助長することになる。
0に傾きが生じた場合、第1のヒートシンク6及び半導
体素子5の自重により、接合部1oのA側の厚みが薄く
なる傾向にある。そして、一端クラックが発生すると、
クラック自身応カ朶中を発生させる切欠効果が働き、ク
ラックの進行を助長することになる。
しかして、本実施例の場合の絶縁板1とヒートシンク7
間の接合部1oでは、長期的な熱疲労サイクルが加わる
と、絶縁板1の一端及び四隅にある第2の接合部(第2
のメタライズ面4に対応するもの)10bからクラック
が生じることになるが、本実施例では、スリット状の非
接合部3aにクラックが至ると、クラックの切欠効果が
消失してクラックの進行が止まる。更に第1の接合部1
0aは、スリット状の非接合部15を介して第2の接合
部10bと区分けされ、第1の接合部10aの長さをで
きるだけ短かくすることができるので、ヒートシンク7
と絶縁板1の接合部10a間の熱ひずみを極力小さくで
きると、及び接合部10全体の厚みに傾きがあって厚さ
の不均衡が生じても、半導体搭載箇所の直下の接合部1
0aは。
間の接合部1oでは、長期的な熱疲労サイクルが加わる
と、絶縁板1の一端及び四隅にある第2の接合部(第2
のメタライズ面4に対応するもの)10bからクラック
が生じることになるが、本実施例では、スリット状の非
接合部3aにクラックが至ると、クラックの切欠効果が
消失してクラックの進行が止まる。更に第1の接合部1
0aは、スリット状の非接合部15を介して第2の接合
部10bと区分けされ、第1の接合部10aの長さをで
きるだけ短かくすることができるので、ヒートシンク7
と絶縁板1の接合部10a間の熱ひずみを極力小さくで
きると、及び接合部10全体の厚みに傾きがあって厚さ
の不均衡が生じても、半導体搭載箇所の直下の接合部1
0aは。
傾きの始点(絶縁板1一端の接合箇所10bで接合部の
厚さが最も薄いところ)から外れた位置にあるので、そ
の厚みも充分に確保され、熱応力も低減されるので、第
1接合部10a自身がクラックの生じにくい状態にある
。従って、本実施例によれば、第2の接合部10bにク
ラックが生じたとしても、第1の接合部10aは、前記
スリット状非接合部15によりクラック進行防止効果と
第1ユク部自身がクラックの生じにくい構造特性をもた
せたことから、両者の相乗効果で接合箇所の必要範囲で
の健全性を充分に保持できる。
厚さが最も薄いところ)から外れた位置にあるので、そ
の厚みも充分に確保され、熱応力も低減されるので、第
1接合部10a自身がクラックの生じにくい状態にある
。従って、本実施例によれば、第2の接合部10bにク
ラックが生じたとしても、第1の接合部10aは、前記
スリット状非接合部15によりクラック進行防止効果と
第1ユク部自身がクラックの生じにくい構造特性をもた
せたことから、両者の相乗効果で接合箇所の必要範囲で
の健全性を充分に保持できる。
更に、第1のメタライズ面2の他に、この周りに配され
る第2のメタライズ面4もヒートシンクとろう材により
接合するので、熱伝導性が向上し半導体の温度上昇を低
減できる。このため、各接合部に印加される熱応力を減
少でき、初期的なりラックが入るまでの時間も長くでき
る。
る第2のメタライズ面4もヒートシンクとろう材により
接合するので、熱伝導性が向上し半導体の温度上昇を低
減できる。このため、各接合部に印加される熱応力を減
少でき、初期的なりラックが入るまでの時間も長くでき
る。
更に、ヒートシンク7と絶縁板1の接合部10をスリッ
ト3により分断できるので、スリットに 、よるボン
ド低減を行ない得る。
ト3により分断できるので、スリットに 、よるボン
ド低減を行ない得る。
第5図(a) 、(b)は、本発明の第2.第3実施例
を示す絶縁板1の裏面図である。
を示す絶縁板1の裏面図である。
第5図(a)における符号2で示す部分が第1実施例と
同様に半導体素子直下の第1のメタライズ面であり、そ
の周囲にスリット3を介して配される第2のメタライズ
面4を複数のスリット3′を介して更に細分化した例で
あり、また、第5図(b) tzスリット3′の入れ方
を変更した例である。
同様に半導体素子直下の第1のメタライズ面であり、そ
の周囲にスリット3を介して配される第2のメタライズ
面4を複数のスリット3′を介して更に細分化した例で
あり、また、第5図(b) tzスリット3′の入れ方
を変更した例である。
これSの実施例によるメタライズパターンでも第1実施
例と同様の効果を奏し得る。
例と同様の効果を奏し得る。
第6図(a)は本発明の第4実施例を示す絶縁板の表面
図、同図(b)はその裏面図を示すものである。本実施
例は、半導体素子を複数搭載するための絶縁板の具体例
を示したもので、斜線部はメタライズ面である。第6図
(、)のメタライズ面2’a〜2’cには、各半導体素
子5が接合を介して搭載され、また、各メタライズ面2
’a〜2’cは互いの耐圧性を保持するため所定の間隔
で分離配置されている。第6図(b)は裏面のメタライ
ズパターンを示し、2a〜2cが各半導体素子搭載箇所
の2’a〜2’cの直下に配置される第1のメタライズ
面で、この第1のメタライズ面2a〜2Cの夫々の周囲
に第2のメタライズ面4がスリット部3を介して配設さ
れている。また、第2のメタライズ面4はスリット部3
に通じるスリット部3′により複数に細分化されている
。
図、同図(b)はその裏面図を示すものである。本実施
例は、半導体素子を複数搭載するための絶縁板の具体例
を示したもので、斜線部はメタライズ面である。第6図
(、)のメタライズ面2’a〜2’cには、各半導体素
子5が接合を介して搭載され、また、各メタライズ面2
’a〜2’cは互いの耐圧性を保持するため所定の間隔
で分離配置されている。第6図(b)は裏面のメタライ
ズパターンを示し、2a〜2cが各半導体素子搭載箇所
の2’a〜2’cの直下に配置される第1のメタライズ
面で、この第1のメタライズ面2a〜2Cの夫々の周囲
に第2のメタライズ面4がスリット部3を介して配設さ
れている。また、第2のメタライズ面4はスリット部3
に通じるスリット部3′により複数に細分化されている
。
第6図(C)は絶縁板1の裏面メタライズパターンの変
形例(第5実施例)を示すものである。
形例(第5実施例)を示すものである。
第7図(a) 、 (b)は、第4実施例の絶縁板1を
用いた半導体組立体の積層構造例を示すものであり、既
述した第2図(a) 、 (b)の積層構造例と同一符
号は、同−或いは共通する要素を示すものである。第7
図(a)では、複数の半導体素子5、絶縁板(アルミナ
基板)1、ヒートシンク7、金属ベース7′をはんだ9
.10.10’ を介して順次接合したもので、特にヒ
ートシンク7と金属ベース7′とを別個にし、且つ絶縁
板1と接合すべきヒートシンク7を半導体素子5の数に
応じて分割してなる。そして、絶縁板1とヒートシンク
7の接合部1oは、第1のメタライズ面2a。
用いた半導体組立体の積層構造例を示すものであり、既
述した第2図(a) 、 (b)の積層構造例と同一符
号は、同−或いは共通する要素を示すものである。第7
図(a)では、複数の半導体素子5、絶縁板(アルミナ
基板)1、ヒートシンク7、金属ベース7′をはんだ9
.10.10’ を介して順次接合したもので、特にヒ
ートシンク7と金属ベース7′とを別個にし、且つ絶縁
板1と接合すべきヒートシンク7を半導体素子5の数に
応じて分割してなる。そして、絶縁板1とヒートシンク
7の接合部1oは、第1のメタライズ面2a。
2b、2cの夫々とヒートシンク7とが接合される第1
の接合部10aと、第2のメタライズ面4とヒートシン
ク7とが接合される第2の接合部10bとで構成され、
第1の接合部10aと第2の接合部10bとの間にスリ
ット状の非接合部15が確保される。
の接合部10aと、第2のメタライズ面4とヒートシン
ク7とが接合される第2の接合部10bとで構成され、
第1の接合部10aと第2の接合部10bとの間にスリ
ット状の非接合部15が確保される。
第7図(’b ’)は、第7図(a)と異なりヒートシ
ンク7を分割せずに1個のヒートシンク7としたもので
、また、ヒートシンク7を金属ベースと兼用させ、絶縁
板1を窒化アルミニウムで構成したものである。
ンク7を分割せずに1個のヒートシンク7としたもので
、また、ヒートシンク7を金属ベースと兼用させ、絶縁
板1を窒化アルミニウムで構成したものである。
第8図は、第7図(a)の積層構造を全体的にみた半導
体組立体の平面図で、金属ベース7′に接着された印刷
基板13上のワイヤボンディング部材11とアルミワイ
ヤ14とにより、各々の半導体素子5が印刷基板13と
電気的に接続されている。また、絶縁板1上のワイヤボ
ンディング部材11は、図示しない外部端子とアルミワ
イヤで超音波接続される。なお、第7図(a)のヒート
シンク7とアルミベース7′は、はんだ等のろう付を用
いることなく、超音波溶接も可能であり、このような接
合によれば、接合の信頼性を大幅に向上させることがで
きる6 しかして、本実施例においても、絶縁板1とヒートシン
ク(或いは金属ベース)゛7間接合部10にクラックが
生じ易いが、既述した他の実施例同様に、スリット3に
対応する非接合部15のクラック進行防止効果、及び第
1メタライズ面2a。
体組立体の平面図で、金属ベース7′に接着された印刷
基板13上のワイヤボンディング部材11とアルミワイ
ヤ14とにより、各々の半導体素子5が印刷基板13と
電気的に接続されている。また、絶縁板1上のワイヤボ
ンディング部材11は、図示しない外部端子とアルミワ
イヤで超音波接続される。なお、第7図(a)のヒート
シンク7とアルミベース7′は、はんだ等のろう付を用
いることなく、超音波溶接も可能であり、このような接
合によれば、接合の信頼性を大幅に向上させることがで
きる6 しかして、本実施例においても、絶縁板1とヒートシン
ク(或いは金属ベース)゛7間接合部10にクラックが
生じ易いが、既述した他の実施例同様に、スリット3に
対応する非接合部15のクラック進行防止効果、及び第
1メタライズ面2a。
2b、2cに対応する第1接合部10aの接合長をでき
るだけ短くし且つ接合部10aの厚みは。
るだけ短くし且つ接合部10aの厚みは。
充分に確保できる構造特性から、第1接合部10山自身
でのクラック発生を有効に防乏し、且つスリット3,3
′を介して接合部のボイド発生を低減できるので、第1
メタライズ面2a、2b。
でのクラック発生を有効に防乏し、且つスリット3,3
′を介して接合部のボイド発生を低減できるので、第1
メタライズ面2a、2b。
2cでの接合部10aにて必要最小限の放熱面積を確保
できる。
できる。
従って、接合部の信頼性の向上を図り、且つ半導体組立
体の耐久性、信頼性を向上させることができ、また1本
実施例では、−枚の絶縁板に複数の半導体素子を実装で
き、半導体素子ごとに個別に絶縁板を用意して接合する
ことがないので、半導体組立体の製造工程の簡略化を図
り得る。
体の耐久性、信頼性を向上させることができ、また1本
実施例では、−枚の絶縁板に複数の半導体素子を実装で
き、半導体素子ごとに個別に絶縁板を用意して接合する
ことがないので、半導体組立体の製造工程の簡略化を図
り得る。
第9図は、本発明の第6実施例を示すもので、本実施例
は、絶縁板1の裏面に形成される第1のメタライズ面2
a、2b、2cの周囲にスリット3を介して配設される
第2のメタライズ面4を、多数のスリット3′を介して
細分化したものである。
は、絶縁板1の裏面に形成される第1のメタライズ面2
a、2b、2cの周囲にスリット3を介して配設される
第2のメタライズ面4を、多数のスリット3′を介して
細分化したものである。
以上のように本発明によれば、絶縁板とヒートシンク間
の接合部のボイド、クラック等の発生を有効に抑制し、
しかも放熱面積を充分に確保して、半導体素子、J′4
!!縁板、ヒートシンク等で構成される半導体組立体の
耐久性、信頼性の向上化を図ることができる。
の接合部のボイド、クラック等の発生を有効に抑制し、
しかも放熱面積を充分に確保して、半導体素子、J′4
!!縁板、ヒートシンク等で構成される半導体組立体の
耐久性、信頼性の向上化を図ることができる。
第1図は本発明の第1実施例たる絶縁板の裏面図、第2
図(a) 、 (b)は上記第1実施例の絶縁板を用い
た半導体組立体の積層構造例を表わす側面図、第3図は
第2図(a)の半導体組立体の全体を表わす平面図、第
4図は従来の絶縁板の裏面図。 第5図(a) 、 (b)は本発明の第2.第3実施例
たる絶縁板の裏面図、第6図(a) 、 (b)は本発
明の第4実施例たる絶縁板の表面図及び裏面図、第6図
(c)は本発明の第5実施例たゐ」絶縁板の裏面図。 第7図(a) 、 (b)は上記第4実施例を用いた半
導体組立体の積層構造例を表わす側面図、第8図は第7
図(a)の半導体組立体の全体を表わす平面図。 第9図は本発明の第6実施例たる絶縁板の裏面図である
。 1・・・絶縁板、2・・・第1のメタライズ面、2a。 2b、2c・・・第1のメタライズ面、3・・・第1の
メタライズ面周囲のスリット部、3′・・・スリット部
、4・・・第2のメタライズ面、5・・・半導体素子、
7・・・ヒートシンク、10・・・接合部(ろう何部)
、10a・・・第1接合部、10b・・・第2接合部、
15・・・スリット状の非接合部。 第1圓 第3回 第5 口 第 6 口 第7回 (a) 第3図
図(a) 、 (b)は上記第1実施例の絶縁板を用い
た半導体組立体の積層構造例を表わす側面図、第3図は
第2図(a)の半導体組立体の全体を表わす平面図、第
4図は従来の絶縁板の裏面図。 第5図(a) 、 (b)は本発明の第2.第3実施例
たる絶縁板の裏面図、第6図(a) 、 (b)は本発
明の第4実施例たる絶縁板の表面図及び裏面図、第6図
(c)は本発明の第5実施例たゐ」絶縁板の裏面図。 第7図(a) 、 (b)は上記第4実施例を用いた半
導体組立体の積層構造例を表わす側面図、第8図は第7
図(a)の半導体組立体の全体を表わす平面図。 第9図は本発明の第6実施例たる絶縁板の裏面図である
。 1・・・絶縁板、2・・・第1のメタライズ面、2a。 2b、2c・・・第1のメタライズ面、3・・・第1の
メタライズ面周囲のスリット部、3′・・・スリット部
、4・・・第2のメタライズ面、5・・・半導体素子、
7・・・ヒートシンク、10・・・接合部(ろう何部)
、10a・・・第1接合部、10b・・・第2接合部、
15・・・スリット状の非接合部。 第1圓 第3回 第5 口 第 6 口 第7回 (a) 第3図
Claims (3)
- 1.表面に半導体素子を搭載し、裏面にはヒートシンク
と接合するためのメタライズ面を有する半導体素子用の
絶縁板において、前記メタライズ面は、前記半導体素子
の搭載箇所の直下に形成される第1のメタライズ面と、
この第1のメタライズ面の周囲にメタライズを施さない
スリト部を介して配設される第2のメタライズ面とで構
成され、且つ前記スリット部は、少なくとも一部が前記
絶縁板の端面まで延設されてなることを特徴とする半導
体素子用絶縁板。 - 2.特許請求の範囲第1項において、前記第2のメタラ
イズ面は、複数のスリットにより複数のパターンに区分
されてなる半導体素子用絶縁板。 - 3.特許請求の範囲第1項または第2項において、前記
半導体素子は複数よりなり、前記絶縁板の表面の半導体
素子搭載箇所及び裏面の前記第1のメタライズ面は、そ
れぞれ前記半導体素子の数と同数で、一定の間隔を置い
て配置されてなる半導体素子用絶縁板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262635A JPH07105460B2 (ja) | 1987-10-20 | 1987-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262635A JPH07105460B2 (ja) | 1987-10-20 | 1987-10-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01106451A true JPH01106451A (ja) | 1989-04-24 |
| JPH07105460B2 JPH07105460B2 (ja) | 1995-11-13 |
Family
ID=17378524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262635A Expired - Lifetime JPH07105460B2 (ja) | 1987-10-20 | 1987-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105460B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606487A (en) * | 1990-07-18 | 1997-02-25 | Hitachi, Ltd. | Electronic device for offsetting adverse effects of a plurality of chips which repetitively produce large pulses of heat |
| WO2000034539A1 (fr) * | 1998-12-07 | 2000-06-15 | Hitachi, Ltd. | Materiau composite et son utilisation |
| EP1995774A2 (en) | 2007-05-25 | 2008-11-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JP2010232369A (ja) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
| CN102263092A (zh) * | 2010-05-31 | 2011-11-30 | 三菱电机株式会社 | 半导体模块及其制造方法 |
| WO2014034306A1 (ja) * | 2012-08-29 | 2014-03-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2016082088A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社Uacj | 回路基板付きヒートシンク及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203354A (ja) * | 1986-03-03 | 1987-09-08 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-10-20 JP JP62262635A patent/JPH07105460B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203354A (ja) * | 1986-03-03 | 1987-09-08 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606487A (en) * | 1990-07-18 | 1997-02-25 | Hitachi, Ltd. | Electronic device for offsetting adverse effects of a plurality of chips which repetitively produce large pulses of heat |
| WO2000034539A1 (fr) * | 1998-12-07 | 2000-06-15 | Hitachi, Ltd. | Materiau composite et son utilisation |
| KR100352993B1 (ko) * | 1998-12-07 | 2002-09-18 | 가부시끼가이샤 히다치 세이사꾸쇼 | 복합재료 및 그 용도 |
| US6909185B1 (en) | 1998-12-07 | 2005-06-21 | Hitachi, Ltd. | Composite material including copper and cuprous oxide and application thereof |
| EP1995774A2 (en) | 2007-05-25 | 2008-11-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JP2010232369A (ja) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
| CN102263092A (zh) * | 2010-05-31 | 2011-11-30 | 三菱电机株式会社 | 半导体模块及其制造方法 |
| JP2011249723A (ja) * | 2010-05-31 | 2011-12-08 | Mitsubishi Electric Corp | 半導体モジュールとその製造方法 |
| WO2014034306A1 (ja) * | 2012-08-29 | 2014-03-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2014045156A (ja) * | 2012-08-29 | 2014-03-13 | Hitachi Automotive Systems Ltd | 電子制御装置 |
| JP2016082088A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社Uacj | 回路基板付きヒートシンク及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105460B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5729468B2 (ja) | 半導体装置 | |
| EP0575806B1 (en) | Package for integrated circuit chips | |
| CN101868867B (zh) | 热电组件 | |
| CN103477429B (zh) | 半导体器件及其制造方法 | |
| JP4226200B2 (ja) | 半導体装置およびその製造方法 | |
| US4687879A (en) | Tiered thermoelectric unit and method of fabricating same | |
| JPH104156A (ja) | 半導体装置用絶縁基板及び半導体装置 | |
| GB2028584A (en) | Mounting and connector unit | |
| JP2566341B2 (ja) | 半導体装置 | |
| JP4124040B2 (ja) | 半導体装置 | |
| JP6497942B2 (ja) | 電子制御装置 | |
| JP6947708B2 (ja) | 配線基板 | |
| JPH07105460B2 (ja) | 半導体装置 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JP2000277557A (ja) | 半導体装置 | |
| JP3783493B2 (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
| JPH11251186A (ja) | スタック型セラミックコンデンサ | |
| JPS63224242A (ja) | 熱伝達装置 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JP2975985B2 (ja) | 導電プレート及びその製造方法 | |
| JP2512712Y2 (ja) | Icパッケ―ジ基板 | |
| JPH08139234A (ja) | 半導体装置 | |
| JPH03800B2 (ja) | ||
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム |