JPH01109826A - 符号変換方式 - Google Patents
符号変換方式Info
- Publication number
- JPH01109826A JPH01109826A JP26644887A JP26644887A JPH01109826A JP H01109826 A JPH01109826 A JP H01109826A JP 26644887 A JP26644887 A JP 26644887A JP 26644887 A JP26644887 A JP 26644887A JP H01109826 A JPH01109826 A JP H01109826A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- data
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、符号変換方式に係り、特に高速なデ゛−タ伝
送に好適なｍｂｎｂの符号変換方式に関するものである
。
送に好適なｍｂｎｂの符号変換方式に関するものである
。
従来、データ伝送に用いられる２値信号用の云送路符号
は数多く考えられてきた。その代表的ｔｒものとしては
マンチェスタ符号、国！符号がある。
は数多く考えられてきた。その代表的ｔｒものとしては
マンチェスタ符号、国！符号がある。
これらの符号は伝送したいデータ１ビツトを２ビツトに
変換する符号であり、マーク率の一定性、タイミング抽
出の容易さという点で優れていた。
変換する符号であり、マーク率の一定性、タイミング抽
出の容易さという点で優れていた。
しかし反面データ転送周波数の倍の伝送路周波数・を必
要とした。このため近年高速な元し田に対するニーズの
出現により、伝送路周波数とデータ訃を１ビツトに変換
する方式であり、代表的な例としては特開昭５９−２０
０５＋５１号公報「符号伝送方式」があげられる。
要とした。このため近年高速な元し田に対するニーズの
出現により、伝送路周波数とデータ訃を１ビツトに変換
する方式であり、代表的な例としては特開昭５９−２０
０５＋５１号公報「符号伝送方式」があげられる。
この方式によれば、データ伝送局波数と伝送路・周波数
の比はｍ対ルとしかならないので従来の符号と比べてよ
り効率のよい伝送が行なえることとなる。またこの方式
のもう一つの利点は、伝送路周波数を比較的低くおさえ
られることにより、伝送回路に要する。コストを下げる
ことができると０５うことかある。
の比はｍ対ルとしかならないので従来の符号と比べてよ
り効率のよい伝送が行なえることとなる。またこの方式
のもう一つの利点は、伝送路周波数を比較的低くおさえ
られることにより、伝送回路に要する。コストを下げる
ことができると０５うことかある。
しかし反面路：簿の比率を小さくし℃いくに従・い、マ
ーク率の一定性が保たれなくなるという問題点も持って
いた。例えば代表的なｍｈｎｂ方式でおる８ｊ５１０ｈ
を例にあげると、７０ビツトのとり得る全パターン１０
２４パターンの中でマーク率Ｏ，Ｓを保経スルパターン
は２５４パターンしかない。タイミング抽出を考えると
、使えるパターンは更に減ることとなる。このため８ビ
ツトのビット列がとり得る２５６ハターンの中でいくつ
かのパターンはマーク率０．５を保証できないこととな
る。
ーク率の一定性が保たれなくなるという問題点も持って
いた。例えば代表的なｍｈｎｂ方式でおる８ｊ５１０ｈ
を例にあげると、７０ビツトのとり得る全パターン１０
２４パターンの中でマーク率Ｏ，Ｓを保経スルパターン
は２５４パターンしかない。タイミング抽出を考えると
、使えるパターンは更に減ることとなる。このため８ビ
ツトのビット列がとり得る２５６ハターンの中でいくつ
かのパターンはマーク率０．５を保証できないこととな
る。
本発明の目的は、この様な問題点を除去し、安定したマ
ーク率が得られるｍｂｎｂの符号変換方式を提供するこ
とにある。
ーク率が得られるｍｂｎｂの符号変換方式を提供するこ
とにある。
上記目的を達成するために、本発明では従来のｍｂｎＡ
符号変換方式と異なり、入力されたｍビットのパターン
に対応する符号化されたルビットのパターンを２組設げ
、この２組のパターンは互イニ・各ビットを反転したも
のとする。またこの２組のパターンのどちらを用いるか
１、ｍビットの整数倍の一定周期で切換えるものとする
。これにより、たとえばマーク率が０．５でないパター
ンの連続したものを符号変換した結果は該パターンのマ
ーク率を（０，５＋Ｘ）あるいは（０，５−Ｘ）とする
と平均的には、（０，５＋Ｘ） ＋ （０，５−ｘ）
／ ２ ＝ ｏ、ｓとなる。
符号変換方式と異なり、入力されたｍビットのパターン
に対応する符号化されたルビットのパターンを２組設げ
、この２組のパターンは互イニ・各ビットを反転したも
のとする。またこの２組のパターンのどちらを用いるか
１、ｍビットの整数倍の一定周期で切換えるものとする
。これにより、たとえばマーク率が０．５でないパター
ンの連続したものを符号変換した結果は該パターンのマ
ーク率を（０，５＋Ｘ）あるいは（０，５−Ｘ）とする
と平均的には、（０，５＋Ｘ） ＋ （０，５−ｘ）
／ ２ ＝ ｏ、ｓとなる。
本発明に従えば、特定の扉ビットの連続したノ嗜ターン
を符号化する場合、符号変換回路の出力は一定の符号化
規則に従った唯一種のノくターンを出力するが、同一の
パターンを連続して符号化する場合には、変換回路の出
カバターンを反転するため、結果的にはあるｍビットの
入カッ（ターンに対し、論理的に排反な２つのルビット
パターンが往号化されることとなる。
を符号化する場合、符号変換回路の出力は一定の符号化
規則に従った唯一種のノくターンを出力するが、同一の
パターンを連続して符号化する場合には、変換回路の出
カバターンを反転するため、結果的にはあるｍビットの
入カッ（ターンに対し、論理的に排反な２つのルビット
パターンが往号化されることとなる。
次に本発明の実施例について図面を用いて詳細に説明す
る。
る。
第８図は本発明を用いた伝送システムを示す。
伝送装ｆ１に発生した送信データは伝送装置１内の符号
化回路１０ニより符号化され、フレーム生成回路１１を
用いて第９図に示すフォーマットで伝送装ｆ２へ送られ
る。第９図でＤは７レームの先頭終結を示すデリミター
である。伝送装置１より近られたフレームは伝送路５０
を経て第８図の伝送装・＠２で受信され、フレーム検出
回路２１でデリミタを除かれたデータが復号化回路２０
により復合化される。
化回路１０ニより符号化され、フレーム生成回路１１を
用いて第９図に示すフォーマットで伝送装ｆ２へ送られ
る。第９図でＤは７レームの先頭終結を示すデリミター
である。伝送装置１より近られたフレームは伝送路５０
を経て第８図の伝送装・＠２で受信され、フレーム検出
回路２１でデリミタを除かれたデータが復号化回路２０
により復合化される。
第１図は符号化回路１０およびフレーム生成回路１１の
回路構成を示したものである。以下、第１図の回路の動
作を第２図のタイムチャートに従い説明する。上位回路
（図示せず）から発行されるデリミタ送出指示信号１０
１により、１ビツトのカウンタ１０２がセットされ、同
時にフレーム生成回卿１１内の選択回路１１０によりパ
ターン発生器１１２ ｖｃより生成されたデリミタが伝
送路５０へ送出される。
回路構成を示したものである。以下、第１図の回路の動
作を第２図のタイムチャートに従い説明する。上位回路
（図示せず）から発行されるデリミタ送出指示信号１０
１により、１ビツトのカウンタ１０２がセットされ、同
時にフレーム生成回卿１１内の選択回路１１０によりパ
ターン発生器１１２ ｖｃより生成されたデリミタが伝
送路５０へ送出される。
上位回路から送られた４ビツトの入力データ１０８′は
符号則漁１０６により第５図に示す変換則で５ビツトの
データに変換され、レジスタ１０７にサンプリング信号
１０５の立上がりでサンプルされる。カラ／り１０２は
サンプリング信号１０５の立上がりでカウントアツプさ
れ、１０２か論理値°１”の時反転００Ｍ１ｏ４はレジ
スタ１０７のデータを反転し、符号化信号１０９をフレ
ーム生成回路１１に与える。達弁回路１１０は指示信号
１０１が上がっていない時符号化信号１０９をデータ信
号５００として伝送路５０に送出する。この回路を用い
て第４図に示す様な一連・のデータを送信すると、フレ
ーム内の情報は第５図の様になる符号則ＲＯＭ１０６の
出力はマーク率０．４だったものがフレーム内情報では
平均としＣ１，５Ｖｃなっている。
符号則漁１０６により第５図に示す変換則で５ビツトの
データに変換され、レジスタ１０７にサンプリング信号
１０５の立上がりでサンプルされる。カラ／り１０２は
サンプリング信号１０５の立上がりでカウントアツプさ
れ、１０２か論理値°１”の時反転００Ｍ１ｏ４はレジ
スタ１０７のデータを反転し、符号化信号１０９をフレ
ーム生成回路１１に与える。達弁回路１１０は指示信号
１０１が上がっていない時符号化信号１０９をデータ信
号５００として伝送路５０に送出する。この回路を用い
て第４図に示す様な一連・のデータを送信すると、フレ
ーム内の情報は第５図の様になる符号則ＲＯＭ１０６の
出力はマーク率０．４だったものがフレーム内情報では
平均としＣ１，５Ｖｃなっている。
上述の説明は符号化回路について行なったが、復号化回
路２０及びフレーム検出回路２１に関する回路構成を第
６図に示す。以下第７図のタイムチ早−トに従い説明す
る。
路２０及びフレーム検出回路２１に関する回路構成を第
６図に示す。以下第７図のタイムチ早−トに従い説明す
る。
伝送路３０より入力したデリミタパターン発生器２１４
に基づいてデリミタ検出回路２１０が検出し、デリミタ
検出信号２１１を出力する。デリミタ検出信号２１１に
よりカウンタ２０２がセットされる。伝送路５０から入
力される情報からクロックを抽出する回路２１２の出力
クロック信号２１５により、１ビツトのカウンタ２０２
はカウントアツプされる。伝送路５０よりのデータ信号
５００はカウンタ２０２が論理値＠１”の時、反転回路
２０４ Ｋより反転され、便号則ＲＯＭ２０６への入力
データ２０７を与える。復号１１）ＲＯＭは５ビツトの
入力データ２０７より４ビツト０出力データ２０８を抛
５図の変換則で出力する。これにより復号化が行なわれ
る・ なお上記実施例では、カウンタ１０２，２０２の容量を
１ビツトとし、ルピットごとに反転と非反転を繰り返す
よう構成したが、一般にカウンタ１０２゜２０２の容量
をＲビットとし、カウンタの特定のビットを検出するこ
とによってルビットの整数倍Ｃ周期で符号化データを反
転させることができる。
に基づいてデリミタ検出回路２１０が検出し、デリミタ
検出信号２１１を出力する。デリミタ検出信号２１１に
よりカウンタ２０２がセットされる。伝送路５０から入
力される情報からクロックを抽出する回路２１２の出力
クロック信号２１５により、１ビツトのカウンタ２０２
はカウントアツプされる。伝送路５０よりのデータ信号
５００はカウンタ２０２が論理値＠１”の時、反転回路
２０４ Ｋより反転され、便号則ＲＯＭ２０６への入力
データ２０７を与える。復号１１）ＲＯＭは５ビツトの
入力データ２０７より４ビツト０出力データ２０８を抛
５図の変換則で出力する。これにより復号化が行なわれ
る・ なお上記実施例では、カウンタ１０２，２０２の容量を
１ビツトとし、ルピットごとに反転と非反転を繰り返す
よう構成したが、一般にカウンタ１０２゜２０２の容量
をＲビットとし、カウンタの特定のビットを検出するこ
とによってルビットの整数倍Ｃ周期で符号化データを反
転させることができる。
なお上記説明のなかでのデリミタは第５図の５ビツトの
パターンに一致しない特定のパターンである。符号則お
よび復号側の回路に関しては、本実施例ではＲＯＭを用
いたが、特開昭５９−２００５６１号公報「符号伝送方
式」に示される様な論理回路を用いることもできる。ま
た基５ｉＩ！施例は４ｂ５ｂを例に説明しているが、そ
の他のＷＬｂｎｂに関して°も、符号則撤、復号則勘ル
ジスタおよび信号線をその符号化方式に適したビット幅
にすることにより容易に適用できる。
パターンに一致しない特定のパターンである。符号則お
よび復号側の回路に関しては、本実施例ではＲＯＭを用
いたが、特開昭５９−２００５６１号公報「符号伝送方
式」に示される様な論理回路を用いることもできる。ま
た基５ｉＩ！施例は４ｂ５ｂを例に説明しているが、そ
の他のＷＬｂｎｂに関して°も、符号則撤、復号則勘ル
ジスタおよび信号線をその符号化方式に適したビット幅
にすることにより容易に適用できる。
本発明によれば、高速なデータ伝送に対してル較的安価
なコストで安定、したマーク率の符号変換を行なうこと
ができる。
なコストで安定、したマーク率の符号変換を行なうこと
ができる。
第１図は本発明の実施例の符号化回路を示す図、第２図
は第１図に示す回路の動作を示すタイムチャート、第５
図は符号変換規則を例示する図、第４図は符号化前のデ
ータを例示する図、第５図は符号化後のデータをフレー
ム構成によって例示する図、第６図は本発明の実施例の
復号化回路を示す図、第７図は第６図に示す回路の動作
を示す夕。 る。 １０・・・符号化回路、１１・・・フレーム生成回路、
２０・−復号化回路、２１・−フレーム検出回路、１０
２・・・カウンタ、１０４・・・反転回路、１０６・・
・符号創部、２０２第 Ｉ 区 察 ２ 区 ３００ Ｄ ００ｔ０１ ７！０１
００１ ｆ １１０１０第 ３５！ｉ 第 ＋ 凹 第５図 Ｄ ０ＯＩＯｆ ＩｆＯｌｏｏＱＩＯＩ Ｉ
Ｉ ０１０ Ｄ第 ６ 図 第 ７７ ２０７３ ０１０ ０ｆ ０ｆ００
０１００第 ８ 回 霞「１］［］口
は第１図に示す回路の動作を示すタイムチャート、第５
図は符号変換規則を例示する図、第４図は符号化前のデ
ータを例示する図、第５図は符号化後のデータをフレー
ム構成によって例示する図、第６図は本発明の実施例の
復号化回路を示す図、第７図は第６図に示す回路の動作
を示す夕。 る。 １０・・・符号化回路、１１・・・フレーム生成回路、
２０・−復号化回路、２１・−フレーム検出回路、１０
２・・・カウンタ、１０４・・・反転回路、１０６・・
・符号創部、２０２第 Ｉ 区 察 ２ 区 ３００ Ｄ ００ｔ０１ ７！０１
００１ ｆ １１０１０第 ３５！ｉ 第 ＋ 凹 第５図 Ｄ ０ＯＩＯｆ ＩｆＯｌｏｏＱＩＯＩ Ｉ
Ｉ ０１０ Ｄ第 ６ 図 第 ７７ ２０７３ ０１０ ０ｆ ０ｆ００
０１００第 ８ 回 霞「１］［］口
Claims (1)
- １、ｍビットのデータを所定の符号化規則によりｎビッ
トの符号データに変換した後伝送する符号変換方式にお
いて、前記符号変換後のデータをｎビットの整数倍の周
期で反転した後伝送することを特徴とする符号変換方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26644887A JPH01109826A (ja) | 1987-10-23 | 1987-10-23 | 符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26644887A JPH01109826A (ja) | 1987-10-23 | 1987-10-23 | 符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109826A true JPH01109826A (ja) | 1989-04-26 |
Family
ID=17431075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26644887A Pending JPH01109826A (ja) | 1987-10-23 | 1987-10-23 | 符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120112133A (ko) | 2011-03-29 | 2012-10-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치 |
-
1987
- 1987-10-23 JP JP26644887A patent/JPH01109826A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120112133A (ko) | 2011-03-29 | 2012-10-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치 |
| US9049092B2 (en) | 2011-03-29 | 2015-06-02 | Renesas Electronics Corporation | Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device |
| US9747830B2 (en) | 2011-03-29 | 2017-08-29 | Renesas Electronics Corporation | Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device |
| US10170028B2 (en) | 2011-03-29 | 2019-01-01 | Renesas Electronics Corporation | Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1190324A (en) | Byte oriented dc balanced (0,4) 8b/10b partitioned block transmission code | |
| US4665517A (en) | Method of coding to minimize delay at a communication node | |
| US5570089A (en) | Method and apparatus for providing data stream for cost effective transmission links | |
| US4882583A (en) | Modified sliding block code for limiting error propagation | |
| EP0761040B1 (en) | Method and apparatus for implementing a type 8b6t encoder and decoder | |
| EP0367093A3 (en) | Dc-free line code for arbitrary data transmission | |
| TW463468B (en) | Device for encoding N-bit source words into corresponding M-bit channel words and decoding M-bit channel words into corresponding N-bit source words | |
| JPH11500887A (ja) | 遷移制御されたデジタルエンコード及び信号伝送システム | |
| KR100605827B1 (ko) | 인코더 및 디코더 | |
| US5012240A (en) | Parallel to serial converter with complementary bit insertion for disparity reduction | |
| US4771440A (en) | Data modulation interface | |
| KR100281738B1 (ko) | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 | |
| US5655078A (en) | Apparatus and method for encoding data in a fiber data distributed interface (FDDI) | |
| JPH01109826A (ja) | 符号変換方式 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JP3043067B2 (ja) | ２進信号のバンド幅の制限方法および装置 | |
| EP0326614A1 (en) | Synchronous signal decoder | |
| US5729224A (en) | Code conversion and demodulation apparatus, a method thereof, and a recording medium | |
| US8004430B2 (en) | Coding scheme for serial data communications | |
| WO2003021791A2 (en) | Modulation code system and methods of encoding and decoding a signal by multiple integration | |
| JP2001069181A (ja) | ディジタルデータ伝送方法およびこの方法を実施する装置 | |
| CN100512018C (zh) | 一种直流平衡电路 | |
| CN120342551A (zh) | 宽速率适应范围的串行收发器重复扩展编码系统 | |
| JPS6048939B2 (ja) | デ−タ伝送方式 | |
| JPS6074854A (ja) | 符号伝送方式 |