JPH01110063A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH01110063A JPH01110063A JP62264017A JP26401787A JPH01110063A JP H01110063 A JPH01110063 A JP H01110063A JP 62264017 A JP62264017 A JP 62264017A JP 26401787 A JP26401787 A JP 26401787A JP H01110063 A JPH01110063 A JP H01110063A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching
- power supply
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は電源装置、#に共通のコンバータトランスから
複数の負荷に対して給電を行なう電源装置に関するもの
である。
複数の負荷に対して給電を行なう電源装置に関するもの
である。
〔従来の技術]
従来より、高電圧、低電圧に関わらず、スイッチング電
源が広く用いられている。スイッチング電源の出力安定
化は二次側の出力電圧、あるいは電流を検出し、−次側
のパワートランジスタなどのスイッチング手段の駆動パ
ルスのデユーティ比1周波数、−次側の印加電圧などを
制御することによって行なわれる。
源が広く用いられている。スイッチング電源の出力安定
化は二次側の出力電圧、あるいは電流を検出し、−次側
のパワートランジスタなどのスイッチング手段の駆動パ
ルスのデユーティ比1周波数、−次側の印加電圧などを
制御することによって行なわれる。
[発明が解決しようとする問題点]
また。コンバータトランスを用いるスイッチング電源で
は1重量および体積が大きなトランスの数を減らすため
、複数の二次巻線を設けてこれらの二次巻線から例えば
電圧が異なる複数の負荷に給電する構造も知られている
。
は1重量および体積が大きなトランスの数を減らすため
、複数の二次巻線を設けてこれらの二次巻線から例えば
電圧が異なる複数の負荷に給電する構造も知られている
。
第3図、第4図は共通のコンバータトランスから複数の
出力を取り出す場合の従来構造を示している。第3図、
第4図において符号T1で示されるものは一次巻線N1
と2つの二次巻線N2、N3を有するコンバータトラン
スである。−次巻線Nlの一次側には入力電圧Vlnが
入力され。
出力を取り出す場合の従来構造を示している。第3図、
第4図において符号T1で示されるものは一次巻線N1
と2つの二次巻線N2、N3を有するコンバータトラン
スである。−次巻線Nlの一次側には入力電圧Vlnが
入力され。
この入力電圧はパワートランジスタQ1によって断続さ
れる。パワートランジスタQlの駆動パルスは発振回路
O8Cによって発振され、そのパルスのデユーティ比は
PWM回路3によって制御される。
れる。パワートランジスタQlの駆動パルスは発振回路
O8Cによって発振され、そのパルスのデユーティ比は
PWM回路3によって制御される。
第3図において二次巻線N3の出力はダイオードD2、
D3によって整流された後、チョークコイルLlおよび
コンデンサC2から成るフィルタ回路に入力され、出力
電圧Vlは所定の負荷に給電される。
D3によって整流された後、チョークコイルLlおよび
コンデンサC2から成るフィルタ回路に入力され、出力
電圧Vlは所定の負荷に給電される。
この出力電圧v1を安定化するため、出力電圧Vtは抵
抗による分圧回路などから構成された電圧検出回路IK
よって検出され、この電圧が誤差増幅器などから構成さ
れるフィードバック回路2を介してPWM回路3に帰還
される。フィードバック回路2はPWM回路3を制御し
、電圧Vlが所定の電圧に安定化されるようにトランジ
スタQlの導通デユーティ比を制御する。
抗による分圧回路などから構成された電圧検出回路IK
よって検出され、この電圧が誤差増幅器などから構成さ
れるフィードバック回路2を介してPWM回路3に帰還
される。フィードバック回路2はPWM回路3を制御し
、電圧Vlが所定の電圧に安定化されるようにトランジ
スタQlの導通デユーティ比を制御する。
一方、第4図では二次巻線N3の□出力はダイオードD
2、コンデンサCIから成る半波整流回路に入力され、
出力電圧Vlが負荷に供給される。第4図でも同様に電
圧検出回路、フィードバック回路2によって電圧v1を
安定化するようにPWM回路3が制御される。
2、コンデンサCIから成る半波整流回路に入力され、
出力電圧Vlが負荷に供給される。第4図でも同様に電
圧検出回路、フィードバック回路2によって電圧v1を
安定化するようにPWM回路3が制御される。
従来のこの種の装置では、第3図、第4図に示すように
フィードバックループにより1つの二次側の巻線出力し
か安定化できないため、他の巻線の安定化が必要な場合
には、第3図、第4図のようにそれぞれ3端子レギユレ
ータRGI、あるいはチョッパ回路CHIなどのICを
用いて二次巻線N2の安定化を行なわなければならない
。
フィードバックループにより1つの二次側の巻線出力し
か安定化できないため、他の巻線の安定化が必要な場合
には、第3図、第4図のようにそれぞれ3端子レギユレ
ータRGI、あるいはチョッパ回路CHIなどのICを
用いて二次巻線N2の安定化を行なわなければならない
。
第3図では二次巻線N2の出力がダイオード01.01
’によって整流された後、チョークコイルL2に入力さ
れるチョークインプット型の電源となっている。チョー
クコイルL2、コンデンサC1によって平滑化された出
力はシリーズレギュレータ方式などの3端子レギユレー
タRGIに入力され、安定化された出力電圧v2は所定
の負荷に給電される。3端子レギユレータRGIの出力
〜接地にはレギュレータの発掘防止用などのために比較
的小さい値のコンデンサCIが挿入される。
’によって整流された後、チョークコイルL2に入力さ
れるチョークインプット型の電源となっている。チョー
クコイルL2、コンデンサC1によって平滑化された出
力はシリーズレギュレータ方式などの3端子レギユレー
タRGIに入力され、安定化された出力電圧v2は所定
の負荷に給電される。3端子レギユレータRGIの出力
〜接地にはレギュレータの発掘防止用などのために比較
的小さい値のコンデンサCIが挿入される。
一方、第4図の場合は二次巻線N2の出力はダイオード
D1.コンデンサC1からなる半波整流回路を経てチ茸
ツバ回路CH1,チ冒−クコイルL2.フライホイール
ダイオードD3.コンデンサC2’から成る安定化回路
に入力される。
D1.コンデンサC1からなる半波整流回路を経てチ茸
ツバ回路CH1,チ冒−クコイルL2.フライホイール
ダイオードD3.コンデンサC2’から成る安定化回路
に入力される。
出力電圧v2は所定の負荷に供給されるとともにチョッ
パ回路CHIにフィードバックされ、公知のチw’lパ
方式により出力電圧が安定化される。なお、第3図では
巻線、ダイオードの極性によってフォワードモードのス
イッチング給電が、また第4図では巻線およびダイオー
ドの極性によってフライバックモードのスイッチング給
電が選択されている。
パ回路CHIにフィードバックされ、公知のチw’lパ
方式により出力電圧が安定化される。なお、第3図では
巻線、ダイオードの極性によってフォワードモードのス
イッチング給電が、また第4図では巻線およびダイオー
ドの極性によってフライバックモードのスイッチング給
電が選択されている。
以上のように、従来装置では複数の二次巻線を有するコ
ンバータトランスを用いてスイッチング電源をし、1次
側へのフィードバックループをもたない巻線出力を安定
化する必要がある場合、3端子レギユレータ、チ璽ツバ
ICなど余計な部品が必要で1回路構成が複雑になると
いう問題があった。また、3端子レギユレータやチョッ
パICを用いる方式では、電圧降下により出力制御を行
なうので、電力損失が大きく、発熱も大きいという問題
があった。
ンバータトランスを用いてスイッチング電源をし、1次
側へのフィードバックループをもたない巻線出力を安定
化する必要がある場合、3端子レギユレータ、チ璽ツバ
ICなど余計な部品が必要で1回路構成が複雑になると
いう問題があった。また、3端子レギユレータやチョッ
パICを用いる方式では、電圧降下により出力制御を行
なうので、電力損失が大きく、発熱も大きいという問題
があった。
[問題点を解決するための手段]
以上の問題点を解決するために2本発明においては、共
通の一次巻線を有するコンバータトランスの二次巻線か
ら所定の複数の負荷に電力を供給する電源装置において
、前記共通の一次巻線を励振するスイッチング手段と、
この励振手段によるスイッチングパルスのデユーティ比
を制御する手段と、スイッチングパルスの周波数を制御
する手段と、前記複数の負荷のうちいずれかの負荷に対
してフォワードモードのスイッチング給電により出力さ
れた出力電圧を前記デユーティ比制御手段に帰還し、こ
の帰還値に応じてスイッチングデユーティ比を制御させ
る手段と、前記複数の負荷のうちいずれかの負荷に対し
てフライバックモードのスイッチング給電により出力さ
れた出力電圧を前記周波数制御回路に帰還し、この帰還
値に応じてスイッチング周波数を制御させる手段を設け
た構成を採用した。
通の一次巻線を有するコンバータトランスの二次巻線か
ら所定の複数の負荷に電力を供給する電源装置において
、前記共通の一次巻線を励振するスイッチング手段と、
この励振手段によるスイッチングパルスのデユーティ比
を制御する手段と、スイッチングパルスの周波数を制御
する手段と、前記複数の負荷のうちいずれかの負荷に対
してフォワードモードのスイッチング給電により出力さ
れた出力電圧を前記デユーティ比制御手段に帰還し、こ
の帰還値に応じてスイッチングデユーティ比を制御させ
る手段と、前記複数の負荷のうちいずれかの負荷に対し
てフライバックモードのスイッチング給電により出力さ
れた出力電圧を前記周波数制御回路に帰還し、この帰還
値に応じてスイッチング周波数を制御させる手段を設け
た構成を採用した。
[作用]
−aに、フォワードモードとフライバックモードのスイ
ッチング給電では、それぞれ出力電圧は一次側のスイッ
チング素子のデユーティ比および周波数に応じて出力電
圧が変化する。したがって、以上のように一次側の共通
のスイッチング手段のデユーティ比および周波数をそれ
ぞれ複数の出力電圧に応じて制御することにより、複数
の出力電圧を安定化することができ、ま゛たスイッチン
グ制御によって出力制御を行なうため、電力効率がよく
、発熱も低減できる。また、多種の部品を必要としない
。
ッチング給電では、それぞれ出力電圧は一次側のスイッ
チング素子のデユーティ比および周波数に応じて出力電
圧が変化する。したがって、以上のように一次側の共通
のスイッチング手段のデユーティ比および周波数をそれ
ぞれ複数の出力電圧に応じて制御することにより、複数
の出力電圧を安定化することができ、ま゛たスイッチン
グ制御によって出力制御を行なうため、電力効率がよく
、発熱も低減できる。また、多種の部品を必要としない
。
[実施例1
以下1図面に示す実施例に基づき、本発明の詳細な説明
する。
する。
第1図は本発明による電源装置の構造を示しており、図
において前記の従来例と同一または相当する部材には同
一の符号を付しである。第1図においてコンバータトラ
ンスT1の一次巻線N1にはパワートランジスタQlが
接続されており、従来と同様にこのパワートランジスタ
Qlによって一次側の直流入力電圧が断続される。パワ
ートランジスタQ!のベースには前述と同様のPWM回
路3が接続されており、PWM回路3には発振回路6の
出力パルスが入力される。この発振回路6はフィードバ
ック回路5の出力信号に応じて周波数を可変制御される
。従って、発振回路6は例えばvcoなどから構成され
る。
において前記の従来例と同一または相当する部材には同
一の符号を付しである。第1図においてコンバータトラ
ンスT1の一次巻線N1にはパワートランジスタQlが
接続されており、従来と同様にこのパワートランジスタ
Qlによって一次側の直流入力電圧が断続される。パワ
ートランジスタQ!のベースには前述と同様のPWM回
路3が接続されており、PWM回路3には発振回路6の
出力パルスが入力される。この発振回路6はフィードバ
ック回路5の出力信号に応じて周波数を可変制御される
。従って、発振回路6は例えばvcoなどから構成され
る。
コンバータトランスT1には2つの二次巻線N2.N3
が設けられており、これらの巻線にはそれぞれダイオー
ドD1.コンデンサC1から成る半波整流回路およびダ
イオードD?、D3、チョークコイルL1.コンデンサ
C2から成るチョークインプット型の整流、平滑回路が
それぞれ接続されている。また、各ダイオードの極性お
よび二次巻線N2.N3の極性を選択することによって
二次巻線N2側ではフライバックモードのスイッチング
給電が、また二次巻線N3側ではフォワードモードのス
イッチング給電が行なわれる。
が設けられており、これらの巻線にはそれぞれダイオー
ドD1.コンデンサC1から成る半波整流回路およびダ
イオードD?、D3、チョークコイルL1.コンデンサ
C2から成るチョークインプット型の整流、平滑回路が
それぞれ接続されている。また、各ダイオードの極性お
よび二次巻線N2.N3の極性を選択することによって
二次巻線N2側ではフライバックモードのスイッチング
給電が、また二次巻線N3側ではフォワードモードのス
イッチング給電が行なわれる。
二次巻線N2、N3側のそれぞれのv2、vlはそれぞ
れ抵抗分圧回路などから構成された電圧検出回路4.1
に入力され、出力電圧に応じた電圧値がオペアンプなど
を用いた誤差増幅器などから構成されるフィードバック
回路5,2に供給される。フィードバック回路5.2は
目標値に対応する電圧と検出電圧に対応する電圧の誤差
電圧をそれぞれ発振回路6およびPWM回路3に帰還す
る。
れ抵抗分圧回路などから構成された電圧検出回路4.1
に入力され、出力電圧に応じた電圧値がオペアンプなど
を用いた誤差増幅器などから構成されるフィードバック
回路5,2に供給される。フィードバック回路5.2は
目標値に対応する電圧と検出電圧に対応する電圧の誤差
電圧をそれぞれ発振回路6およびPWM回路3に帰還す
る。
以上の構成において、−次巻線N1に直流の入力電圧W
inを入力し、装置の各部に電源を供給すると、パワー
トランジスタQ1は発振回路6が出力し、PWM回路3
で波形制御を受けたパルスによってスイッチングされ、
1次巻線N1に対する電力印加を断続する。
inを入力し、装置の各部に電源を供給すると、パワー
トランジスタQ1は発振回路6が出力し、PWM回路3
で波形制御を受けたパルスによってスイッチングされ、
1次巻線N1に対する電力印加を断続する。
これにより、二次巻線N2、N3にはそれぞれの一次側
との巻線比に応じた電圧が発生し、各々の整流、平滑回
路を経て出力電圧v2、Vlが形成される。
との巻線比に応じた電圧が発生し、各々の整流、平滑回
路を経て出力電圧v2、Vlが形成される。
各出力電圧はそれぞれの負荷に給電されるとともに、電
圧検出回路4.1によって検出され、フィードバック回
路5.2はそれぞれ各々の二次巻線の出力の目標電圧値
との誤差電圧をそれぞれ発振回路6およびPWM回路3
に入力する0発振回路6の発振周波数およびPWM回路
3のデユーティ比はそれぞれフィードバック回路5.2
から出力される誤差電圧に応じて制御される。
圧検出回路4.1によって検出され、フィードバック回
路5.2はそれぞれ各々の二次巻線の出力の目標電圧値
との誤差電圧をそれぞれ発振回路6およびPWM回路3
に入力する0発振回路6の発振周波数およびPWM回路
3のデユーティ比はそれぞれフィードバック回路5.2
から出力される誤差電圧に応じて制御される。
ここで二次巻線Nz側の動作についてitする。前記の
ように二次巻線N2側ではフテイバ。
ように二次巻線N2側ではフテイバ。
クモードによるスイッチングが行なわれており。
その出力電圧v2は次の式によって表される。
なお、上式においてLpはトランスの一次巻線Nlのイ
ンダクタンス、Ioは出力電流である。
ンダクタンス、Ioは出力電流である。
また、DFは一次側のスイッチングパルスのデユーティ
比、Tonは1次側の導通時間である。
比、Tonは1次側の導通時間である。
上式から明らかなように、出力電圧v2は入力電圧Wi
nとインダクタンスLP、出力電流Ioとデユーティ−
ファクタおよび発振周波afによって決定される。
nとインダクタンスLP、出力電流Ioとデユーティ−
ファクタおよび発振周波afによって決定される。
一方、二次巻線N3側はフォワードモードのスイッチン
グを行なっており、その出力電圧v1は次のように表さ
れる。
グを行なっており、その出力電圧v1は次のように表さ
れる。
ここで11+N3は1次、2次の巻線数、T offは
1次側の遮断時間である。
1次側の遮断時間である。
上式かられかるように、フォワードモードにおける出力
電圧は入力電圧とトランスの巻線比およびデユーティ比
に対応して定まり、スイッチング周波数に依存しない。
電圧は入力電圧とトランスの巻線比およびデユーティ比
に対応して定まり、スイッチング周波数に依存しない。
以上から明らかなように、入力電圧が一定の場合、デユ
ーティ比を制御することによってフォワードモードの巻
線の出力電圧を制御することができ、tたこれにより定
まった所定のデユーティ比において発振周波数を制御す
ることによってフォワードモードの巻線の出力は変化さ
せることなく出力電圧を制御することが−r!きる。第
1図においてフライバックモードの巻線N2の出力は発
振回路6にフィードバックされ、また、フォワードモー
ドの巻線N3の出力電圧はPWM回路3にフィードバッ
クされている。
ーティ比を制御することによってフォワードモードの巻
線の出力電圧を制御することができ、tたこれにより定
まった所定のデユーティ比において発振周波数を制御す
ることによってフォワードモードの巻線の出力は変化さ
せることなく出力電圧を制御することが−r!きる。第
1図においてフライバックモードの巻線N2の出力は発
振回路6にフィードバックされ、また、フォワードモー
ドの巻線N3の出力電圧はPWM回路3にフィードバッ
クされている。
従って、フライバックモードの巻線の出力はパワートラ
ンジスタQlの発振周波数を制御することによって、ま
たフォワード巻線の出力はPWM回路3の制御するパル
ス幅、すなわちデユーティ比を制御することによってそ
れぞれ安定化することができ、しかも、各々の出力巻線
の負荷状態に関わらず、それぞれの巻線の出力電圧を独
立して安定化することができる。
ンジスタQlの発振周波数を制御することによって、ま
たフォワード巻線の出力はPWM回路3の制御するパル
ス幅、すなわちデユーティ比を制御することによってそ
れぞれ安定化することができ、しかも、各々の出力巻線
の負荷状態に関わらず、それぞれの巻線の出力電圧を独
立して安定化することができる。
以上の構成によれば、レギュレータやチW?パ用のIC
など、電力効率が悪く1発熱が大きい素子を用いること
なく、はぼ同様の構造を有するフィードバックループを
複数設けることによって、複数の巻線の出力電圧を安定
化することができる。従って1回路構成が簡単になり、
電源部の発熱を抑え、電力効率を高めることができる。
など、電力効率が悪く1発熱が大きい素子を用いること
なく、はぼ同様の構造を有するフィードバックループを
複数設けることによって、複数の巻線の出力電圧を安定
化することができる。従って1回路構成が簡単になり、
電源部の発熱を抑え、電力効率を高めることができる。
以上ではフォワードモードおよびフライバックモードの
巻線が複数設けられる例を示したが、巻線そのものはフ
ライバックモードおよびフォワードモードの両方が機能
すればよく、従って、第2図りように単数であってもよ
い。
巻線が複数設けられる例を示したが、巻線そのものはフ
ライバックモードおよびフォワードモードの両方が機能
すればよく、従って、第2図りように単数であってもよ
い。
第2図においては、二次巻線N2は1個のみ設けられて
おり、この二次巻線N2にはそれぞれ巻線の巻き始め側
を共通ラインとしてフォワードモードおよびフライバッ
クモードでそれぞれ動作するように極性の異なる整流、
平滑回路が接続されている。
おり、この二次巻線N2にはそれぞれ巻線の巻き始め側
を共通ラインとしてフォワードモードおよびフライバッ
クモードでそれぞれ動作するように極性の異なる整流、
平滑回路が接続されている。
第2図の構成でも、フォワードモードの出力電圧Vtは
電圧検出回路!、フィードバック回路2を介してPWM
回路3にフィードバックされ、フライバックモードの出
力電圧v2は電圧検出回路4、フィードバック回路5を
介して発振回路6にフィードバックされる。このような
構造においても、フォ7−ドモードおよびフライバック
モードにおける出力電圧をそれぞれ独立して制御するこ
とができる。第2図の構成ではフライバックモードの出
力電圧v2の電圧検出を出力端子の両端で行なっている
が、フォワードモード側の十の端子およびフライバック
側の一端子から取り出すことも考えられる。
電圧検出回路!、フィードバック回路2を介してPWM
回路3にフィードバックされ、フライバックモードの出
力電圧v2は電圧検出回路4、フィードバック回路5を
介して発振回路6にフィードバックされる。このような
構造においても、フォ7−ドモードおよびフライバック
モードにおける出力電圧をそれぞれ独立して制御するこ
とができる。第2図の構成ではフライバックモードの出
力電圧v2の電圧検出を出力端子の両端で行なっている
が、フォワードモード側の十の端子およびフライバック
側の一端子から取り出すことも考えられる。
[発明の効果]
以上から明らかなように、本発明によれば、共通の一次
巻線を有するコンバータトランスの二次巻線から所定の
複数の負荷に電力を供給する電源装置にすいて、前記共
通の一次巻線を励振するスイッチング手段と、この励振
手段によるスイッチングパルスのデユーティ比を制御す
る手段と、スイッチングパルスの周波数を制御する手段
と、前記複数の負荷のうちいずれかの負荷に対してフォ
ワードモードのスイッチング給電により出力された出力
電圧を前記デユーティ比制御手段に帰還し、この帰還値
に応じてスイッチングデユーティ比を制御させる手段と
、前記複数の負荷のうちいずれかの負荷に対してフライ
バックモードのスイッチング給電により出力された出力
電圧を前記周波数制御回路に帰還し、この帰還値に応じ
てスイッチング周波数を制御させる手段を設けた構成を
採用しているので、フォワードモードおよびフライバッ
クモードによる各々の出力は、それぞれデユーティ比お
よび発振周波数を制御するように一次側にフィードバッ
クすることができ、フォワードモードおよびフライバッ
クモードの出力電圧を独立して安定化することができる
。その場合、従来のようにシリーズレギュレータ、チ璽
ツバ回路などを用いる必要がないので1発熱量を低減し
、また電力効率を向上させることができるとともに、回
路構成をより簡略化できるという利点を得られる。
巻線を有するコンバータトランスの二次巻線から所定の
複数の負荷に電力を供給する電源装置にすいて、前記共
通の一次巻線を励振するスイッチング手段と、この励振
手段によるスイッチングパルスのデユーティ比を制御す
る手段と、スイッチングパルスの周波数を制御する手段
と、前記複数の負荷のうちいずれかの負荷に対してフォ
ワードモードのスイッチング給電により出力された出力
電圧を前記デユーティ比制御手段に帰還し、この帰還値
に応じてスイッチングデユーティ比を制御させる手段と
、前記複数の負荷のうちいずれかの負荷に対してフライ
バックモードのスイッチング給電により出力された出力
電圧を前記周波数制御回路に帰還し、この帰還値に応じ
てスイッチング周波数を制御させる手段を設けた構成を
採用しているので、フォワードモードおよびフライバッ
クモードによる各々の出力は、それぞれデユーティ比お
よび発振周波数を制御するように一次側にフィードバッ
クすることができ、フォワードモードおよびフライバッ
クモードの出力電圧を独立して安定化することができる
。その場合、従来のようにシリーズレギュレータ、チ璽
ツバ回路などを用いる必要がないので1発熱量を低減し
、また電力効率を向上させることができるとともに、回
路構成をより簡略化できるという利点を得られる。
第1図は本発明を採用した電源装置の構造を示した回路
図、第2図は第1図の構造の変形例を示した回路図、第
3図、第4図は従来の電源回路の異なる構成をそれぞれ
示した回路図である。 l、4・・・電圧検出回路 2.5・・・フィードバック回路 3・・・PWM回路 6・・・発振回路D1〜D
3・・・ダイオード CI、C2・・・コンデンサ TI・・・コンバータトランス Ql・・・パワートランジスタ
図、第2図は第1図の構造の変形例を示した回路図、第
3図、第4図は従来の電源回路の異なる構成をそれぞれ
示した回路図である。 l、4・・・電圧検出回路 2.5・・・フィードバック回路 3・・・PWM回路 6・・・発振回路D1〜D
3・・・ダイオード CI、C2・・・コンデンサ TI・・・コンバータトランス Ql・・・パワートランジスタ
Claims (1)
- 共通の一次巻線を有するコンバータトランスの二次巻
線から所定の複数の負荷に電力を供給する電源装置にお
いて、前記共通の一次巻線を励振するスイッチング手段
と、この励振手段によるスイッチングパルスのデューテ
ィ比を制御する手段と、スイッチングパルスの周波数を
制御する手段と、前記複数の負荷のうちいずれかの負荷
に対してフォワードモードのスイッチング給電により出
力された出力電圧を前記デューティ比制御手段に帰還し
、この帰還値に応じてスイッチングデューティ比を制御
させる手段と、前記複数の負荷のうちいずれかの負荷に
対してフライバックモードのスイッチング給電により出
力された出力電圧を前記周波数制御回路に帰還し、この
帰還値に応じてスイッチング周波数を制御させる手段を
設けたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264017A JPH01110063A (ja) | 1987-10-21 | 1987-10-21 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264017A JPH01110063A (ja) | 1987-10-21 | 1987-10-21 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01110063A true JPH01110063A (ja) | 1989-04-26 |
Family
ID=17397394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62264017A Pending JPH01110063A (ja) | 1987-10-21 | 1987-10-21 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418705B1 (ko) * | 2001-12-21 | 2004-02-14 | 삼성전자주식회사 | 스위칭모드 전원공급시스템 |
-
1987
- 1987-10-21 JP JP62264017A patent/JPH01110063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418705B1 (ko) * | 2001-12-21 | 2004-02-14 | 삼성전자주식회사 | 스위칭모드 전원공급시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4563731A (en) | Resonant type constant voltage supply apparatus | |
| EP0055064B2 (en) | DC-DC converter | |
| US3889173A (en) | Switching regulator power supply | |
| US4126891A (en) | Switching regulator with feedback system for regulating output current | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| US6388902B1 (en) | Switching power supply circuit | |
| US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
| US5973483A (en) | Switching mode power supply with over voltage stabilizer | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| US4460955A (en) | Stabilizing power supply apparatus | |
| US4325113A (en) | High voltage power supply | |
| US4092710A (en) | Laser power supply | |
| US6101103A (en) | Self-oscillation type switching power supply | |
| US6166923A (en) | Switched-mode power supply | |
| JPH04127875A (ja) | 電源装置 | |
| US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JP2732624B2 (ja) | 並列共振コンバータ | |
| JP2842891B2 (ja) | スイッチング電源 | |
| JPS6249823B2 (ja) | ||
| JP3378509B2 (ja) | 電源装置 | |
| US20070076457A1 (en) | Self-driven synchronous rectification and voltage stabilization circuit | |
| JPS6359766A (ja) | スイツチングレギユレ−タ | |
| JPS60226772A (ja) | スイツチング電源 |