JPH01114117A - Ｃｍｏｓ出力バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特にＣＭＯ３半導体装置の入
出力兼用端子に設けられるＣＭＯ３出力バッファ回路に
関するものである。

〔従来の技術〕

ＣＭＯ３半導体装置において、装置内部の信号を外部へ
出力するための回路形式としては、Ｎチャンネルオーブ
ンドレイン形式、Ｐチャンネルオーブンドレイン形式、
ＣＭＯ５出力形式の３種類があり、それぞれ必要とする
ものを作り分けている。

従来のＣＭＯＳ出力バッファ回路を第２図（ａ）。

（ｂ）に示す、同図において、ＱｌはＮチャンネルトラ
ンジスタ、Ｑ２はＰチャンネルトランジスタ、ＤＩ、Ｄ
２はそれぞれトランジスタＱｌ、Ｑ２のドレイン部分に
形成される寄生ダイオード、１゜２はそれぞれトランジ
スタＱｌ、Ｑ２のゲートに入力される信号、３は本ＣＭ
ＯＳ出力バッファ回路の出力端子であり、本ＣＭＯＳ出
力バッファ回路が設けられているＣＭＯ３半導体装置内
の他の回路に外部からの信号を入力するための入力端子
を兼ねている。以下、この節点３を入出力兼用端子とも
出力点とも称する。

なお、同図ではＮ基板Ｐウェル方式を用いたものを示し
ているが、逆の場合、即ち、Ｐ基板Ｎウェル方式の場合
も勿論ある。

このような構造の場合、Ｄｉ、Ｄ２として示されている
寄生ダイオードが必ずドレイン部分に形成される０例え
ば、ＮチャンネルトランジスタＱ１においては、ドレイ
ンを形成するＮ＋拡散領域とＰ基板との間で図示したよ
うな方向でダイオードが形成される。またＰチャンネル
トランジスタＱ２においては、ドレインを形成するＰ　
拡散層とＮウェルとの間でダイオードが形成される。そ
のため例えば出力点３の電位がＶｃｃより大きい場合は
ダイオードＤ２が順方向でオンしてしまい、大きな寄生
電流が流れることになる。この端子をＣＭＯＳレベルの
みで使用する場合は、節点３の電位はＶｓｓ　ｘＶｃｃ
の範囲にしかならず特に問題はないが、この端子にＶｃ
ｃ以上の電圧を印加した場合は、この構造では前述した
ような問題がある。

〔発明が解決しようとする問題点〕

従来のＣＭＯＳ出力バッファ回路は以上のように構成さ
れているため、入出力兼用端子の電位としてはＶｓｓか
らＶｃＣＯ間の電位しか許容されず、使用方法が制約さ
れるという問題点があった。

この発明は上記のような従来のＣＭＯ３出力バッファ回
路の問題点を解消するためになされたもので、ＣＭＯ３
回路形式でありながら出力点にＶｃＣより大きな電圧が
印加可能なＣＭＯ３出力バッファ回路を提供することを
目的としている。

〔問題点を解決するための手段〕

この発明に係るＣＭＯＳ出力バッファ回路は、出力用Ｐ
チャネルおよびＮチャンネルトランジスタのドレイン間
に電源から見て順方向になるようにダイオードを挿入し
、かつダイオードと出力用Ｎチャンネルトランジスタと
の接続点から出力点を取出すようにしたものである。

〔作用〕

この発明においては、上述のようにダイオードを付加し
たことにより、出力点に電源電圧以上の電圧が印加され
たとしてもこのダイオードが逆方向になって出力用Ｐチ
ャンネルトランジスタの寄生ダイオードがオンするのを
防止するため、出力点に電源電圧以上の電圧が印加され
たときの寄生電流がカットオフされ正常な動作が可能と
なる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるＣＭＯＳ出力バッファ回路
を示し、図において、４はＰチャンネルトランジスタＱ
２のドレインに相当するＰ型拡散領域、５は該Ｐ型拡散
領域４内に島状に形成されたＮ型拡散領域、Ｄ３は前記
Ｐ型拡散領域４とＮ型拡散領域５とによって構成される
ダイオードである。Ｑｌ、Ｑ２．ＤＩ、Ｄ２、信号１゜
２．３は従来装置と同一のものである。

前記Ｐ型拡散領域４およ２びＮ型拡散領域５の不純物濃
度はダイオードＤ３の逆方向耐圧が電源電圧ｖｃｃより
も大きくなるように選択する。以下の説明のためにこの
ダイオードＤ３の逆方向耐圧をＶ、とじておく。

次に動作について説明する。今、入出力兼用端子３にＶ
ＣＣ以上の電圧ｖＡが印加されたとする。

従来装置の場合は寄生ダイオードＤ２が順方向となって
オンし、大きな寄生電流が流れてしまい正常な動作をし
ないが、本発明の場合はＶＡ＜Ｖｌであればダイオード
Ｄ３が逆方向となって寄生電流をカントオフし、正常な
動作が可能である。

なお、上記の説明ではＣＭＯ３出力形式として使用する
場合を考えたが、本実施例では同一回路を、Ｎチャンネ
ルオープンドレイン形式として使用することも可能であ
る。従来装置ではＣＭＯＳ形式とＮチャンネルオーブン
ドレイン形式とはマスク上で作り分ける必要があり、マ
スクに応じた所定の使用方法でしか使用できなかった。

しかしながら、本発明によれば、入力信号２をｖｅｃレ
ベルに設定する等の方法により、Ｐチャンネルトランジ
スタＱ２を常時オフするようにしておけば、出力点にＶ
ＣＣ以上の電圧が印加可能となり、こうすることで、Ｎ
チャンネルオープンドレイン形式と全（同一の動作をさ
せることができ、使用方法の自由度が大幅に増大する。

また、第１図（ａ）を製造するためのウェハプロセスを
考えた場合、ダイオードＤ３はその逆方向耐圧■３が所
望以上の電圧でありさえすればよく、従ってＰ型拡散７
１４あるいはＮ型拡散層５は従来プロセスでのＰ“ソー
スドレイン工程あるいはＮ１ソースドレイン工程と共用
可能であリウェハプロセスの増加は実質的にはないもの
である。

〔発明の効果〕

以上のように、本発明に係るＣＭＯＳ出力バッファ回路
によれば、出力Ｐチャンネルトランジスタと直列にダイ
オードを付加し、ダイオードとＮチャンネルトランジス
タとの接続点を出力端子としたので、ＣＭＯ５形式であ
りながら出力点にＶｏ、以上の電圧が印加可能となり、
入出力兼用端子の使い方が柔軟に行なえるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＣＭＯＳ出力バッフ
ァ回路を示す図、第２図は従来のＣＭＯＳ出力バッファ
回路を示す図である。 図において、ＱｌはＮチャンネルトランジスタ、Ｑ２は
Ｐチャンネルトランジスタ、Ｄｉ、Ｄ２゜Ｄ３はダイオ
ード、１．２はそれぞれトランジスタＱｌ、Ｑ２のゲー
ト入力、３は入出力兼用端子、４はＰ型拡散層、５はＮ
型拡散層である。

Claims (3)

【特許請求の範囲】
1. （１）ソースを接地電位に接続したＮチャンネルトラン
   ジスタと、 ソースを電源電圧に接続したＰチャンネルトランジスタ
   と、 該Ｐチャンネルトランジスタのドレインをアノードとし
   、カソードが前記Ｎチャンネルトランジスタのドレイン
   と接続されたダイオードとを備え、該ダイオードのカソ
   ードと前記Ｎチャンネルトランジスタのドレインとの接
   続点から出力端子を取出すようにしたことを特徴とする
   ＣＭＯＳ出力バッファ回路。
2. （２）前記ダイオードを、前記Ｐチャンネルトランジス
   タのドレインに相当するＰ型拡散層と該Ｐ型拡散層の中
   に島状に形成されたＮ型拡散層との２つの拡散層により
   形成するようにしたことを特徴とする特許請求の範囲第
   １項記載のＣＭＯＳ出力バッファ回路。
3. （３）前記出力端子は、本回路以外の回路に外部の信号
   を入力するための入力端子を兼ねていることを特徴とす
   る特許請求の範囲第１項記載のＣＭＯＳ出力バッファ回
   路。