JPH01114210A - 遅延線 - Google Patents
遅延線Info
- Publication number
- JPH01114210A JPH01114210A JP27206687A JP27206687A JPH01114210A JP H01114210 A JPH01114210 A JP H01114210A JP 27206687 A JP27206687 A JP 27206687A JP 27206687 A JP27206687 A JP 27206687A JP H01114210 A JPH01114210 A JP H01114210A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- ground layer
- screen printing
- coil conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000007650 screen-printing Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は遅延線に関するものである。特に薄型、表面実
装用ＳＩＰ形状の分布定数型遅延線に関するものである
。
装用ＳＩＰ形状の分布定数型遅延線に関するものである
。
（従来の技術）
従来の分布定数型ＳＩＰ（ｓｉｎｇｌｅ−ｉｎ−ｐａｃ
ｋａｇｅ）形状の遅延線は第６図に図示のように、まず
絶縁基板１の片面に第一層目としてグランド層４が、比
較的広い面積にわたって、銀、パラジウム−銀などの金
属を用いてスクリーン印刷法によって形成され、その上
層部に高温焼結型結晶化ガラスよりなる誘電体層３を前
記グランド層４を覆うようにスクリーン印刷法によって
形成される。更にその上層部には、平行折返しコイル導
体層２が、銀、パラジウム−銀などの金属を用いてスク
リーン印刷法で形成される。また前記絶縁基板ｌは主に
アルミナ質（Ａ 交ｘ０３９０〜９９％）の基板である
。更に前記高温焼結型結晶化ガラスよりなる誘電体層３
の比誘電率はεＳ＝５〜１００の範囲に渉って所望の比
誘電率εＳが使用材料の選択及び配合比等により選択設
定できる。
ｋａｇｅ）形状の遅延線は第６図に図示のように、まず
絶縁基板１の片面に第一層目としてグランド層４が、比
較的広い面積にわたって、銀、パラジウム−銀などの金
属を用いてスクリーン印刷法によって形成され、その上
層部に高温焼結型結晶化ガラスよりなる誘電体層３を前
記グランド層４を覆うようにスクリーン印刷法によって
形成される。更にその上層部には、平行折返しコイル導
体層２が、銀、パラジウム−銀などの金属を用いてスク
リーン印刷法で形成される。また前記絶縁基板ｌは主に
アルミナ質（Ａ 交ｘ０３９０〜９９％）の基板である
。更に前記高温焼結型結晶化ガラスよりなる誘電体層３
の比誘電率はεＳ＝５〜１００の範囲に渉って所望の比
誘電率εＳが使用材料の選択及び配合比等により選択設
定できる。
絶縁基板ｌの端部はリード端子５で挾持され、グランド
層４とコイル導体層２のそれぞれにリード端子５がハン
ダペースト等により固定され電気的導通がなされている
ものである。（昭和６１年特許願１９９６０５号参照）
。
層４とコイル導体層２のそれぞれにリード端子５がハン
ダペースト等により固定され電気的導通がなされている
ものである。（昭和６１年特許願１９９６０５号参照）
。
（発明が解決しようとする問題点）
前記従来の構成法には、いくつかの問題点があり、グラ
ンド層をコイル導体層の全面と重複するように印刷形成
されている為、分布定数回路におけるキャパシタンスの
設計において、そのパラメータとなる面積に関し制約を
受け、設計のためのパラメータは誘電体即ち前記絶縁層
の厚さだけとなり、その設計製作工程が非常に困難であ
った。
ンド層をコイル導体層の全面と重複するように印刷形成
されている為、分布定数回路におけるキャパシタンスの
設計において、そのパラメータとなる面積に関し制約を
受け、設計のためのパラメータは誘電体即ち前記絶縁層
の厚さだけとなり、その設計製作工程が非常に困難であ
った。
また積層方法において、キャパシタンス面積全分布定数
回路の設計のためのパラメータとして、変動要素とする
時には、グランド層の面積で調整するのが効果的である
が従来例の構成法では、グランド層が既に絶縁基板上に
第一層目として形成されている為、グランド層の面積で
の調整によるキャパシタンスの設計が困難であった。
回路の設計のためのパラメータとして、変動要素とする
時には、グランド層の面積で調整するのが効果的である
が従来例の構成法では、グランド層が既に絶縁基板上に
第一層目として形成されている為、グランド層の面積で
の調整によるキャパシタンスの設計が困難であった。
（問題点を解決するための手段）
そこで本発明は前述の問題点を解決することを目的とし
、前記絶縁基板に対して第一層目とじて厚膜平行折返し
コイル導体層をスクリーン印刷により形成し、その上層
部にコイル導体層全体を覆うように誘電体層をスクリー
ン印刷により形成し、さらにその上層部即ち最上層部に
グランド層を同様にスクリーン印刷で形成するものであ
る。
、前記絶縁基板に対して第一層目とじて厚膜平行折返し
コイル導体層をスクリーン印刷により形成し、その上層
部にコイル導体層全体を覆うように誘電体層をスクリー
ン印刷により形成し、さらにその上層部即ち最上層部に
グランド層を同様にスクリーン印刷で形成するものであ
る。
グランド層は任意の幅を持つｌ木又は複数本の帯状片で
形成され、前記コイル導体層の一方の折返し部分から他
方の折返し部分化折返し部間に渉ってほぼ均一にまたが
って配置される。
形成され、前記コイル導体層の一方の折返し部分から他
方の折返し部分化折返し部間に渉ってほぼ均一にまたが
って配置される。
（作 用）
本発明によれば、グランド層が最上層部に形成される為
、分布定数回路におけるキャパシタンスコントロールが
、グランド層の面積を適当に選択することにより、スク
リーン印刷法の最終工程で調整することが可能となる。
、分布定数回路におけるキャパシタンスコントロールが
、グランド層の面積を適当に選択することにより、スク
リーン印刷法の最終工程で調整することが可能となる。
しかもグランド層を複数本の帯状部で形成することによ
りキャパシタンスコントロールの範囲は、従来の方法に
比べて、かなり拡大されることになり、遅延時間と特性
インピーダンスを決定する要素の１つであるキャパシタ
ンスの設計製造が極めて容易となる。
りキャパシタンスコントロールの範囲は、従来の方法に
比べて、かなり拡大されることになり、遅延時間と特性
インピーダンスを決定する要素の１つであるキャパシタ
ンスの設計製造が極めて容易となる。
またグランド層を複数本の帯状部で形成し、コイル導体
層の折返し部分から折返し部分の間にまたがって均一に
配設することにより、分布定数回路における特性インピ
ーダンスの整合性に効果的であり、さらにこの方法によ
る誘電体層の形成は、厚さが数十ミクロン前後であり極
めて薄い為、ライン間クロストークの減少に対しても効
果的である。
層の折返し部分から折返し部分の間にまたがって均一に
配設することにより、分布定数回路における特性インピ
ーダンスの整合性に効果的であり、さらにこの方法によ
る誘電体層の形成は、厚さが数十ミクロン前後であり極
めて薄い為、ライン間クロストークの減少に対しても効
果的である。
（実施例）
以下添付図面を参照して本発明の詳細な説明する。第１
図において絶縁基板ｌの一面に厚膜平行折返しコイル導
体層２を銀、パラジウム−銀などを用いてスクリーン印
刷法によって印刷、焼成して形成する。その後前記厚膜
平行折返しコイル導体層２の」二層部に厚膜誘電体層３
を、ガラス質誘電体混合物などを用いて、スクリーン印
刷法によって印刷、焼成して形成する。更に前記厚膜誘
電体層３の上層部に、複数本の帯状部４ａ、４ｂで形成
された厚膜グランド層４を、銀、パラジウム−銀等を用
いて、スクリーン印刷法により印刷、焼成して形成され
るものである。前記帯状部４ａ、４ｂは前記厚膜平行折
返しコイル導体層２の折返し部間に渉って配設される。
図において絶縁基板ｌの一面に厚膜平行折返しコイル導
体層２を銀、パラジウム−銀などを用いてスクリーン印
刷法によって印刷、焼成して形成する。その後前記厚膜
平行折返しコイル導体層２の」二層部に厚膜誘電体層３
を、ガラス質誘電体混合物などを用いて、スクリーン印
刷法によって印刷、焼成して形成する。更に前記厚膜誘
電体層３の上層部に、複数本の帯状部４ａ、４ｂで形成
された厚膜グランド層４を、銀、パラジウム−銀等を用
いて、スクリーン印刷法により印刷、焼成して形成され
るものである。前記帯状部４ａ、４ｂは前記厚膜平行折
返しコイル導体層２の折返し部間に渉って配設される。
以上の工程により第３図に図示するような、分布定数型
回路の遅延線が形成される。
回路の遅延線が形成される。
また厚膜誘電体層３には、単一で任意の（Ｓ（比誘電率
）をもたらす誘電体を用いることができるほかに、二種
類以上の材料を混合して任意のεＳ （比誘電率）をも
たらす誘電体を用いることができる。
）をもたらす誘電体を用いることができるほかに、二種
類以上の材料を混合して任意のεＳ （比誘電率）をも
たらす誘電体を用いることができる。
また第４図に示すように絶縁基板１の端部には、リード
端子取り出し用の厚膜グランド層の導体部４ｃ 、４ｄ
と平行折返しコイル導体層２の導体部２ａ、２ｂを設け
て、その部分にリード端子５を、ハンダペーストにより
接続する。次に第２図に図示のようにプラスチック等よ
りなるケース６内に関係部材を収容していわゆるＳＩＰ
型の遅延線を製作する。
端子取り出し用の厚膜グランド層の導体部４ｃ 、４ｄ
と平行折返しコイル導体層２の導体部２ａ、２ｂを設け
て、その部分にリード端子５を、ハンダペーストにより
接続する。次に第２図に図示のようにプラスチック等よ
りなるケース６内に関係部材を収容していわゆるＳＩＰ
型の遅延線を製作する。
（発明の効果）
本発明においては、厚膜グランド層を最上層部に、製造
工程の最終工程で形成し、尚且つ任意の幅を有する複数
本の帯状部で構成したので、グランド層の面積の適当な
選択がスクリーン印刷法の最終工程で調整できるから、
分布定数型遅延線の設計の自由度を拡大することが出来
、又厚膜グランド層を最上層部に形成するので、歩留り
効率の良い遅延線を得ることができる等の効果がある。
工程の最終工程で形成し、尚且つ任意の幅を有する複数
本の帯状部で構成したので、グランド層の面積の適当な
選択がスクリーン印刷法の最終工程で調整できるから、
分布定数型遅延線の設計の自由度を拡大することが出来
、又厚膜グランド層を最上層部に形成するので、歩留り
効率の良い遅延線を得ることができる等の効果がある。
第１図は本発明に係る遅延線の断面図。
第２図はケース内に収容してＳＩＰ型に形成した斜視図
。 第３図は遅延線の回路図。 第４図は第１図の遅延線の平面図。 第５図は第４図の遅延線の斜視図。 第６図は従来例の遅延線の平面図。
。 第３図は遅延線の回路図。 第４図は第１図の遅延線の平面図。 第５図は第４図の遅延線の斜視図。 第６図は従来例の遅延線の平面図。
Claims (2)
- １．絶縁基板上に厚膜平行折返しコイル導体層を形成し
、その上層部に厚膜誘電体層を形成し、さらにその上層
部に厚膜グランド層を形成してなる分布定数型遅延線。 - ２．前記厚膜グランド層は任意の幅を持つ複数本の帯状
部に形成され、前記帯状部を前記厚膜平行折返しコイル
導体層の折返し部分間に渉ってほぼ均一に配設すること
を特徴とする特許請求の範囲第１項記載の遅延線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27206687A JPH01114210A (ja) | 1987-10-28 | 1987-10-28 | 遅延線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27206687A JPH01114210A (ja) | 1987-10-28 | 1987-10-28 | 遅延線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114210A true JPH01114210A (ja) | 1989-05-02 |
Family
ID=17508620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27206687A Pending JPH01114210A (ja) | 1987-10-28 | 1987-10-28 | 遅延線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114210A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369920U (ja) * | 1989-11-02 | 1991-07-12 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4416247Y1 (ja) * | 1966-09-16 | 1969-07-14 | ||
| JPS57133710A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Construction of variable delay line |
| JPS6028113U (ja) * | 1983-07-31 | 1985-02-26 | ナショナル住宅産業株式会社 | 袖壁パネルの固定構造 |
-
1987
- 1987-10-28 JP JP27206687A patent/JPH01114210A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4416247Y1 (ja) * | 1966-09-16 | 1969-07-14 | ||
| JPS57133710A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Construction of variable delay line |
| JPS6028113U (ja) * | 1983-07-31 | 1985-02-26 | ナショナル住宅産業株式会社 | 袖壁パネルの固定構造 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369920U (ja) * | 1989-11-02 | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| US6311390B1 (en) | Method of producing thermistor chips | |
| JPH10241991A (ja) | 積層コンデンサとそのトリミング方法 | |
| CA1205534A (en) | Adjustable monolithic ceramic capacitor | |
| JP2001210544A (ja) | チップ積層セラミックコンデンサ | |
| JPS5923458B2 (ja) | 複合部品 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPS6235257B2 (ja) | ||
| JP2618811B2 (ja) | 積層型誘電体フィルタの製造方法 | |
| JPS6221260B2 (ja) | ||
| JPH0993069A (ja) | 多連ノイズフィルタ | |
| JPS636121B2 (ja) | ||
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JPH09205306A (ja) | マイクロ波回路素子及びマイクロ波回路素子の製造方法 | |
| JP2000196393A (ja) | 分布定数型ノイズフィルタとその製造方法 | |
| JP2663270B2 (ja) | 共振器及びその製造方法 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPS5933248B2 (ja) | 複合電子部品 | |
| JP3492766B2 (ja) | 分布定数型ノイズフィルタ | |
| JPS5933247B2 (ja) | 積層複合部品 | |
| JPH01313917A (ja) | 積層型電子部品 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH0430172B2 (ja) | ||
| JPS6235253B2 (ja) |