JPH01116713A - 外部補助記憶装置への電源供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 コンピュータから外部補助記憶装置にコネクタを介して
電源供給を行ないかつ電源供給を制御することにより、
外部補助記憶装置に電源装置（電池、電源回路等）を確
保する必要がなく、かつ不要時に電源供給を止めること
により節電効果も達成できる。

発明の背景 この発明は、携帯型外部補助記憶装置（磁気ディスク、
磁気テープ、光ディスク、ＲＡＭボード、ＲＯＭボード
等、以下ＨＭＶと略す）への電源供給装置に関する。

・ＨＭＶはコンピュータを含む主制御装置にコネクタを
用いて着脱自在に接続されて使用されるものであり、従
来はＨＭＶ自体に電源装置が内蔵されていた。

第３図は交流電源人力型のＨＭＶと、これが接続される
主制御装置の構成を概略的に示すものである。主制御装
置ＩＯはＣＰＵＩＩとそのメモリ１２と電源回路１３と
を含んでいる。電源回路１３は交流入力をＣＰ　Ｕ　１
１．その他の回路に適した電圧の直流電源に変換して供
給するものである。ＣＰＵ１２に接続されたデータφバ
ス、アドレス・バス、コントロール・バス等の各種バス
はインタフェース回路１４を経てコネクタ１５に接続さ
れている。

ＨＭ　Ｖ　２０は各種バスを含むケーブル２６に設けら
れたコネクタ２５によってコネクタ１５を介して主制御
装置１０に接続、切離しが自在である。このＨＭ　Ｖ　
２０は磁気ディスク、光ディスク、磁気テープ、ＲＡＭ
ボード、ＲＯＭボード等の記憶回路または記憶装置（以
下単に記憶装置という）２１を備え、この記憶装置２１
がインタフェース回路２４を経てケーブル２６の各種バ
スに接続されている。さらにＨＭ　Ｖ　２０には交流入
力を所定電圧の直流に変換して供給する電源回路２２と
この電源回路２２による電源の供給をオン、オフ制御す
る電源スィッチ２３とを備えている。コネクタを符号２
５Ａで示すようにＨＭ　Ｖ　２０に設け、コネクタ１５
Ａをケーブルを介して主制御装置ｌＯに設けることもで
きる。

このような第３図に示すＨＭＶは交流入力を得ることが
可能な場所でのみ使用可能であり、その他の場所では使
用できないという問題がある。

第４図はバッテリイ充電型のＨＭＶを示している。バッ
テリイ２８の供給直流電圧を適当な電圧の直流電源に変
換する電源回路２７およびバッテリイ２８の電圧低下検
出回路２９が設けられている。このようなＨＭＶにおい
ては、バッテリイ２Ｂはそれがある程度まで放電するま
での時間しか使用できない、バッテリイ２８が放電して
しまったときには充電作業が必要である。バッテリイの
充放電回数には限度があり、寿命がきたときにはバッテ
リイを交換しなければならないといった問題がある。ま
たバッテリイ出力電圧の低下検出回路２９を必要とする
という問題もある。

第５図は乾電池型のＨＭＶを示している。バッテリイに
代えて乾電池３０が設けられ、この電池３０の電圧低下
検出回路３Ｉが備えられている。このＨＭＶにおいては
、乾電池の寿命が尽きたのちは使用できず電池を交換し
なければならない、電池電圧低下検出回路３１が必要で
あるという問題がある。

発明の概要 この発明は、外部補助記憶装置を交流入力が得られない
場所においても使用でき、またバッテリイの充電や電池
の交換が不要で、電圧低下検出回路や電源スィッチも外
部補助記憶装置に備える必要がないようにすることを目
的とする。

この発明は、コンピュータを含む主制御装置に外部補助
記憶装置を接続するためのコネクタに電源供給ラインを
接続する端子手段を設け、主制御装置の電源回路と上記
コネクタの端子手段との間の電源供給ラインにこのライ
ンを電気的に開閉する制御可能な開閉手段を設けたこと
を特徴とする。

この発明によると、コネクタを通して主制御装置から外
部補助記憶装置にその動作電源が供給されるので、交流
入力が得られない場所においても外部補助記憶装置を使
用でき、さらにバッテリイや乾電池を備える必要がなく
、その充電や交換作業も不要となる。さらにバッテリイ
や乾電池の電圧低下検出回路が不要となるばかりか電源
スィッチさえも設ける必要がなくなる。外部補助記憶装
置の電源供給を主制御装置側で制御できるので。

外部補助記憶装置を使用しないときには電源供給を止め
ることにより無駄な電力の消費を防止し。

消費電力管理により節電を達成することもできる。

実施例の説明 第１図はこの発明の実施例を示している。第２図は電源
制御回路の構成の一具体例を示すものである。第３図か
ら第５図に示すものと同一物には同一符号を付し説明を
省略する。

ＨＭＶのコネクタ２５を接続するケーブル２Ｂには上述
した各種バス４１に加えて、接続チエツクφライン４２
．４３および電源う、イン４４が設けられている。した
がってコネクタ１５．２５にも各種バスを相互に接続す
るための端子または接点に加えて。

ライン４２〜４４を接続するための端子または接点１５
ａ、　２５ａ、　１５ｂ、　２５ｂ、　１５ｃ、　２５
ｃが設けられている。主制御装置ｌＯに設けられた電源
回路１３の出力ラインの１つ４４Ａがコネクタ１５の端
子１５ｃに接続されている。この電源ライン４４Ａには
電源制御回路４５が設けられている。コネクタ２５の端
子２５ｃに接続された電源ライン４４は、このライン４
４を経て供給される電源を適当な値の直流電圧に変換し
てＨＭ　Ｖ　２０の回路等に供給するＨ　Ｍ　Ｖ　２０
に設けられた電源回路３３に接続されている。チェツり
・ライン４２と４３はＨＭ　Ｖ　２０内のインタフェー
ス回路２４において相互に接続されている。

電源制御回路４５は、第２図に詳しく示されているよう
に、ライン４４Ａに設けられたリレー５１と。

このリレー５１を駆動するリレー駆動回路５２とを含ん
でいる。リレー駆動回路５２には電源回路１３から動作
電源が供給されるとともにＡＮＤ回路５３を経て入力す
る制御信号により制御される。ＡＮＤ回路５３には出カ
ポ−）４Ｂを経てＣＰＵＩＩから与えられるリレー制御
信号とライン４３を経て入力するチエツク信号とが与え
られる。

ＨＭ　Ｖ　２０がコネ、クタ２５．１５により主制御装
置１０に接続されると１両装置１０．２０間の各種バス
、電源ラインが接続され１両装置１０．２０間でのデー
タ交信および装置１θから２０への電源−供給が可能な
状態となる。

主制御装置ｌＯのＣＰＵＩＩがＨＭ　Ｖ　２０内の記憶
装置２１を使用する場合には、まずライン４２上にＨレ
ベルのチエツク信号を出力する。コネクタ１５と２５が
確実に接続されていれば、このチエツク信号はＨＭ　Ｖ
　２０に送られ、そのインタフェース２４で折返してラ
イン４３を戻り、ＡＮＤ回路５３に与えられるので、そ
のゲートが開く。次にリレー接点をオンとするためのリ
レー制御信号がＣＰＵＩＩから出力されるので、この信
号はＡＮＤ回路５３を経てリレー駆動回路５２に入力し
、リレー５１の接点が閉じる。したがって、電源回路１
３から、リレー５１．ライン４４Ａ、コネクタ１５．２
５（端子１５ｃ、　２５ｃ）　。

ライン４４を経て電源回路３３に電力が供給されるので
、ＨＭＶ２０が動作可能となる。こうして。

ＣＰＵＩＩは各種バス４１を介して記憶装置２１をアク
セスしたり、データのリード／ライトを行なうことがで
きる。記憶装置２１へのアクセスに先だち。

ＨＭ　Ｖ　２０における電源投入後の立上りを確認する
初期処理、たとえばＨＭ　Ｖ　２０からの立上り信号を
受取る。またはチエツク・データを送ってその応答を得
るといった処理を行なうことが好ましい。

ＣＰＵＩＩがＨＭ　Ｖ　２０を使用しないときにはり゛
レー接点を開とするリレー制御信号を出力するのでリレ
ー５１の接点が開き、ＨＭＶ２０への電源の供給は停止
する。これによりＨＭ　Ｖ　２０における無駄な電力消
費が回避される。

【図面の簡単な説明】 第１図はこの発明の実施例を示すブロック図。 第２図は第１図における電源制御回路の具体的な一例を
示すブロック図である。 第３図から第５図は従来例を示すもので、第３図は主制
御装置と携帯型外部補助記憶装置を示すブロック図、第
４図および第５図は携帯型外部補助記憶装置の他の例を
示すブロック図である。 ｌＯ・・・主制御装置、１１・・・ＣＰＵ。 １２・・・メモリ、　　　　　　　１３．８３・・・電
源回路。 １５、２５・・・コネクタ、　　　　　１５ｃ、　２５
ｃ・・・端子。 ２０・・・ＨＭＶ　（携帯型外部補助記憶装置）。 ２１・・・記憶回路または記憶装置。 ４４、４４Ａ・・・電源ライン。 ４５・・・電源制御回路、５１・・・リレー。 ５２・・・リレー駆動回路、５３・・・ＡＮＤ回路。 以　　上

Claims (1)

【特許請求の範囲】
1. コンピュータを含む主制御装置に外部補助記憶装置を接
   続するためのコネクタに電源供給ラインを接続する端子
   手段を設け、主制御装置の電源回路と上記コネクタの端
   子手段との間の電源供給ラインにこのラインを電気的に
   開閉する制御可能な開閉手段を設けたことを特徴とする
   外部補助記憶装置の電源供給装置。