JPH01120011A - ＩｎＰ半導体薄膜の製造方法 - Google Patents
ＩｎＰ半導体薄膜の製造方法Info
- Publication number
- JPH01120011A JPH01120011A JP27568487A JP27568487A JPH01120011A JP H01120011 A JPH01120011 A JP H01120011A JP 27568487 A JP27568487 A JP 27568487A JP 27568487 A JP27568487 A JP 27568487A JP H01120011 A JPH01120011 A JP H01120011A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- gaas
- single crystal
- semiconductor thin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000007547 defect Effects 0.000 abstract description 4
- 230000003746 surface roughness Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 47
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 11
- 239000007789 gas Substances 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- MGYGFNQQGAQEON-UHFFFAOYSA-N 4-tolyl isocyanate Chemical compound CC1=CC=C(N=C=O)C=C1 MGYGFNQQGAQEON-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- QLNWXBAGRTUKKI-UHFFFAOYSA-N metacetamol Chemical compound CC(=O)NC1=CC=CC(O)=C1 QLNWXBAGRTUKKI-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＩｎＰ半導体薄膜、更に詳細には、Ｓｉ基板上
にＩｎＰ単結晶層をＧａＡｓ層等を介して設けたＩｎＰ
半導体薄膜に関する。
にＩｎＰ単結晶層をＧａＡｓ層等を介して設けたＩｎＰ
半導体薄膜に関する。
（従来の技術）
Ｓｉ基板上にＩｎＰ単結晶層を設けた半導体薄膜（本明
細書においてＩｎＰ半導体薄膜という）は、ＩｎＰ素子
の集積化を図る上で重要なものである。
細書においてＩｎＰ半導体薄膜という）は、ＩｎＰ素子
の集積化を図る上で重要なものである。
一第２図は、従来のＩｎＰ半導体薄膜の構造説明断面図
であって、図中、１は（１００）表面をもつＳｉ基板、
２はＩｎＰ単結晶層を示す。
であって、図中、１は（１００）表面をもつＳｉ基板、
２はＩｎＰ単結晶層を示す。
このＩｎＰ半導体薄膜は、減圧ＭＯＣＶＤ法（Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ ：有機金属化学蒸着法）を用い
、かつ、原料としてトリエチルインジウム（ＴＥＩ）及
びホスフィン（ＰＨｓ ）を用いて、Ｓｉ基板１の上に
ＩｎＰ単結晶層２を直接結晶成長させることにより得る
ことができる［応用物理学会予稿集 １９８６年（春）
、第７２３頁、嵐４ｐ−Ｗ−２］ 。
ｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ ：有機金属化学蒸着法）を用い
、かつ、原料としてトリエチルインジウム（ＴＥＩ）及
びホスフィン（ＰＨｓ ）を用いて、Ｓｉ基板１の上に
ＩｎＰ単結晶層２を直接結晶成長させることにより得る
ことができる［応用物理学会予稿集 １９８６年（春）
、第７２３頁、嵐４ｐ−Ｗ−２］ 。
（発明が解決しようとする問題点）
しかしながら、従来のＩｎＰ半導体薄膜は、上記の如く
、格子定数が基板であるＳｉと比べて約８％大きいＩｎ
ＰをＳｉ基板上に直接結晶成長させて作成されていたた
め、この格子不整合に起因する結晶欠陥が得られたＩｎ
Ｐ層中に多く存在し、その結果、ＩｎＰ単結晶層の表面
が平坦、かつ、鏡面でない等、実用上満足のゆくものと
は云えなかった。
、格子定数が基板であるＳｉと比べて約８％大きいＩｎ
ＰをＳｉ基板上に直接結晶成長させて作成されていたた
め、この格子不整合に起因する結晶欠陥が得られたＩｎ
Ｐ層中に多く存在し、その結果、ＩｎＰ単結晶層の表面
が平坦、かつ、鏡面でない等、実用上満足のゆくものと
は云えなかった。
（問題点を解決するための手段）
本発明者は、かかる従来のＩｎＰ半導体薄膜における格
子不整合に起因する結晶欠陥及び表面荒れの問題点を解
決し、ＩｎＰ層の結晶性が更に良好なＩｎＰ半導体薄膜
を提供すべく種々検討の結果、本発明を完成した。
子不整合に起因する結晶欠陥及び表面荒れの問題点を解
決し、ＩｎＰ層の結晶性が更に良好なＩｎＰ半導体薄膜
を提供すべく種々検討の結果、本発明を完成した。
即ち本発明は、Ｓｉ基板上にＧａＡｓ層及びＩｎＰ層を
この順に重ねてなるＩｎＰ半導体薄膜である。
この順に重ねてなるＩｎＰ半導体薄膜である。
（作用）
本発明のＩｎＰ半導体薄膜に使用されるＧａＡｓは、基
板に使用されるＳｉと表層となるＩｎＰの中間の格子定
数を有する。従って、ＧａＡｓは、Ｓｉ基板上に直接Ｉ
ｎＰ単結晶を成長させた場合の格子不整合を緩和する作
用を有する。
板に使用されるＳｉと表層となるＩｎＰの中間の格子定
数を有する。従って、ＧａＡｓは、Ｓｉ基板上に直接Ｉ
ｎＰ単結晶を成長させた場合の格子不整合を緩和する作
用を有する。
更に、かかる作用は、Ｓｉ基板とＧａＡｓ単結晶層、及
びＧａＡｓ単結晶層とＩｎＰ単結晶層間に形成されるバ
ッファ層によって増長される。
びＧａＡｓ単結晶層とＩｎＰ単結晶層間に形成されるバ
ッファ層によって増長される。
（実施例）
以上、本発明を実施例を示す図面と共に説明する。
第１図は、本発明のＩｎＰ半導体薄膜の構造説明断面図
を示すものであって、図中、ｌは（１００）表面をもつ
Ｓｉ基板、２は第１ＧａＡｓバツフアＮ、３はＧａＡｓ
単結晶層、４は第２ＧａＡｓバッファ層、５はＩｎＰｎ
ラバ９フフ 明のＩｎＰ半導体薄膜は、その基本構成がＳｉ基板１の
上にＧａＡｓ単結晶層３及びＩｎＰ単結単結晶製６の順
に重ねたものであるが、第１図に示す如く、Ｓｉ基板１
の上に適宜バッファ層を用いて２〜６の各層をこの順に
重ねたものがより好ましいものとして上げられる。
を示すものであって、図中、ｌは（１００）表面をもつ
Ｓｉ基板、２は第１ＧａＡｓバツフアＮ、３はＧａＡｓ
単結晶層、４は第２ＧａＡｓバッファ層、５はＩｎＰｎ
ラバ９フフ 明のＩｎＰ半導体薄膜は、その基本構成がＳｉ基板１の
上にＧａＡｓ単結晶層３及びＩｎＰ単結単結晶製６の順
に重ねたものであるが、第１図に示す如く、Ｓｉ基板１
の上に適宜バッファ層を用いて２〜６の各層をこの順に
重ねたものがより好ましいものとして上げられる。
第１図に示す構成のＩｎＰ半導体薄膜は、例えば次に示
す方法により製造することができる。
す方法により製造することができる。
まず、（ｉｏｏ）を表面にもつＳｉ基板１上に第１ Ｇ
ａＡｓバッファ層、ＧａＡｓ単結晶層をこの順に重ねて
結晶成長させる。結晶成長は、例えば文献記載の方法に
従って行なうことができる［Ｊｏｕｒｎａｌ ｏｆ Ｃ
ｒｙｓｔａｌ Ｇｒｏｗｔｈ 、第７巻，第４９０〜４
９７頁（１ ９８６年）］。
ａＡｓバッファ層、ＧａＡｓ単結晶層をこの順に重ねて
結晶成長させる。結晶成長は、例えば文献記載の方法に
従って行なうことができる［Ｊｏｕｒｎａｌ ｏｆ Ｃ
ｒｙｓｔａｌ Ｇｒｏｗｔｈ 、第７巻，第４９０〜４
９７頁（１ ９８６年）］。
Ｓｉ基板１をフッ酸による化学エツチングにより表面酸
化膜を除去した後、結晶成長装置に導入し、アルシンガ
ス（ＡｓＨｓ）と水素混合ガス中で９０℃以上の温度で
加熱処理する。次に、アルシンガス及びトリメチルガリ
ウム（ＴＭＧ）を原料として４５０℃以下の低温で第１
ＧａＡｓバッファ層２を膜厚２００Å以下に成膜する
。次いで、温度を７００〜７５０℃に上昇させた以外は
前記第１ＧａＡｓバツフア屡の場合と同様にして、Ｇａ
Ａｓ単結晶層３を膜厚的１μｍの厚さに結晶成長させる
。尚、Ｇａ源としては、前記ＴＭＧの代わりにトリエチ
ルガルラム（ＴＥＧ）を用いることができる。かくして
、Ｓｉ基板上の上に結晶性のよいＧａＡｓの単結晶層を
成長させることができる。
化膜を除去した後、結晶成長装置に導入し、アルシンガ
ス（ＡｓＨｓ）と水素混合ガス中で９０℃以上の温度で
加熱処理する。次に、アルシンガス及びトリメチルガリ
ウム（ＴＭＧ）を原料として４５０℃以下の低温で第１
ＧａＡｓバッファ層２を膜厚２００Å以下に成膜する
。次いで、温度を７００〜７５０℃に上昇させた以外は
前記第１ＧａＡｓバツフア屡の場合と同様にして、Ｇａ
Ａｓ単結晶層３を膜厚的１μｍの厚さに結晶成長させる
。尚、Ｇａ源としては、前記ＴＭＧの代わりにトリエチ
ルガルラム（ＴＥＧ）を用いることができる。かくして
、Ｓｉ基板上の上に結晶性のよいＧａＡｓの単結晶層を
成長させることができる。
次いで、前記で得られたＧａＡｓ単結晶層３の上に第２
ＧａＡｓバッファ層４、ＩｎＰｎラバ９フフ 長させる．結晶成長は、常法に従って行なうことができ
、前記ＧａＡｓ単結晶層３の形成後、更に連続的に上層
４〜６を結晶成長させることができるが、また−度結晶
成長装置から結晶を取り出した後再度結晶成長を行なう
ことも可能である。次に後者の方法について説明する。
ＧａＡｓバッファ層４、ＩｎＰｎラバ９フフ 長させる．結晶成長は、常法に従って行なうことができ
、前記ＧａＡｓ単結晶層３の形成後、更に連続的に上層
４〜６を結晶成長させることができるが、また−度結晶
成長装置から結晶を取り出した後再度結晶成長を行なう
ことも可能である。次に後者の方法について説明する。
まず、ＧａＡｓ単結晶層３をアルシンガスと水素混合ガ
ス中で６５０℃で約５分間加熱して、その表面の酸化物
を除去する。次に、温度を４５０’Ｃに下げ、アルシン
ガス及びＴＭＧ若しくはＴＥＧを原料として第２ＧａＡ
ｓバツフアＮ４を膜厚約２５０人となるように成膜する
。次いで、ホスフィン及びトリメチルインジウム（ＴＭ
Ｉ）若しくはトリエチルインジウム（ＴＥＩ）を原料と
して５００℃でＩｎＰｎラバ９フフ ＩｎＰｎラバ９フフ としてホスフィン及びＴＭＩ若しくはＴＥＩを使用する
点では同じであるが、次に示す如く組成比の異なる原料
を用いて、通常のＩｎＰの結晶成長に使用される温度、
即ち６００〜６５０℃でＩｎＰ単結晶層６を所定の厚さ
に成長させる。
ス中で６５０℃で約５分間加熱して、その表面の酸化物
を除去する。次に、温度を４５０’Ｃに下げ、アルシン
ガス及びＴＭＧ若しくはＴＥＧを原料として第２ＧａＡ
ｓバツフアＮ４を膜厚約２５０人となるように成膜する
。次いで、ホスフィン及びトリメチルインジウム（ＴＭ
Ｉ）若しくはトリエチルインジウム（ＴＥＩ）を原料と
して５００℃でＩｎＰｎラバ９フフ ＩｎＰｎラバ９フフ としてホスフィン及びＴＭＩ若しくはＴＥＩを使用する
点では同じであるが、次に示す如く組成比の異なる原料
を用いて、通常のＩｎＰの結晶成長に使用される温度、
即ち６００〜６５０℃でＩｎＰ単結晶層６を所定の厚さ
に成長させる。
原料中のホスフィンとＴＭＩのモル比（ＰＨ３／ＴＭ
Ｉ ）は、ＩｎＰバッファ層５の成長においては、約５
００と非常に大きくとる必要があるのに対し、通常のＩ
ｎＰ結晶成長においては、約１００となるようにする。
Ｉ ）は、ＩｎＰバッファ層５の成長においては、約５
００と非常に大きくとる必要があるのに対し、通常のＩ
ｎＰ結晶成長においては、約１００となるようにする。
（発明の効果）
本発明のＩｎＰ半導体薄膜は、叙上の如く、Ｓｉ基板上
にまず結晶性がよく格子定数がＩｎＰとＳｉの中間にあ
るＧａＡｓ層を成長させ、その上にＩｎＰ層を成長させ
てなるものであるため、本発明によればＳｉ基板上に直
接ＩｎＰ単結晶層を成長させた従来ＩｎＰ半導体薄膜に
比べ、格子不整合を緩和し、結晶欠陥の発生を低減する
ことができる。又、ＧａＡｓ単結晶層上にＧａＡｓバッ
ファ層、ＩｎＰｎツバ９フを重ねた上にＩｎＰ単結晶層
を結晶成長させて得られる本発明のＩｎＰ半導体薄膜は
、ＧａＡｓ結晶とＩｎＰ結晶の格子不整合による歪みが
極めて緩和されたもので、ＩｎＰ単結晶層の結晶性の極
めて良好なものである。
にまず結晶性がよく格子定数がＩｎＰとＳｉの中間にあ
るＧａＡｓ層を成長させ、その上にＩｎＰ層を成長させ
てなるものであるため、本発明によればＳｉ基板上に直
接ＩｎＰ単結晶層を成長させた従来ＩｎＰ半導体薄膜に
比べ、格子不整合を緩和し、結晶欠陥の発生を低減する
ことができる。又、ＧａＡｓ単結晶層上にＧａＡｓバッ
ファ層、ＩｎＰｎツバ９フを重ねた上にＩｎＰ単結晶層
を結晶成長させて得られる本発明のＩｎＰ半導体薄膜は
、ＧａＡｓ結晶とＩｎＰ結晶の格子不整合による歪みが
極めて緩和されたもので、ＩｎＰ単結晶層の結晶性の極
めて良好なものである。
第１図は本発明ＩｎＰ半導体薄膜の構造説明断面図、第
２図は従来のＩｎＰ半導体薄膜の構造説明断面図を示す
。 １ ・・・Ｓ ｉ基板、２・・・第１ＧａＡｓバツフｙ
Ｍ、３・・・ＧａＡｓ単結晶層、 ４・・・第２ＧａＡｓバッファ層、 ５・・・ＩｎＰｎツバ９フ、６・・・ＩｎＰ単結晶層。 特許出願人 沖電気工業株式会社
２図は従来のＩｎＰ半導体薄膜の構造説明断面図を示す
。 １ ・・・Ｓ ｉ基板、２・・・第１ＧａＡｓバツフｙ
Ｍ、３・・・ＧａＡｓ単結晶層、 ４・・・第２ＧａＡｓバッファ層、 ５・・・ＩｎＰｎツバ９フ、６・・・ＩｎＰ単結晶層。 特許出願人 沖電気工業株式会社
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板上にＧａＡｓ層及びＩｎＰ層をこの順に重
ねたことを特徴とするＩｎＰ半導体薄膜。 ２、前記ＧａＡｓ層が第１ＧａＡｓバッファ層、ＧａＡ
ｓ単結晶層、第２ＧａＡｓバッファ層をこの順に重ねた
ものである特許請求の範囲第１項記載のＩｎＰ半導体薄
膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275684A JPH0775222B2 (ja) | 1987-11-02 | 1987-11-02 | ＩｎＰ半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275684A JPH0775222B2 (ja) | 1987-11-02 | 1987-11-02 | ＩｎＰ半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120011A true JPH01120011A (ja) | 1989-05-12 |
| JPH0775222B2 JPH0775222B2 (ja) | 1995-08-09 |
Family
ID=17558910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275684A Expired - Fee Related JPH0775222B2 (ja) | 1987-11-02 | 1987-11-02 | ＩｎＰ半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775222B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189909A (ja) * | 1988-01-26 | 1989-07-31 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板 |
| JP2019517732A (ja) * | 2016-04-07 | 2019-06-24 | アイクストロン、エスイー | 半導体基板上の層の形成 |
| CN111668090A (zh) * | 2020-07-31 | 2020-09-15 | 广东省大湾区集成电路与系统应用研究院 | 一种半导体结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453407A (en) * | 1987-05-13 | 1989-03-01 | Sharp Kk | Compound semiconductor substrate |
-
1987
- 1987-11-02 JP JP62275684A patent/JPH0775222B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453407A (en) * | 1987-05-13 | 1989-03-01 | Sharp Kk | Compound semiconductor substrate |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189909A (ja) * | 1988-01-26 | 1989-07-31 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板 |
| JP2019517732A (ja) * | 2016-04-07 | 2019-06-24 | アイクストロン、エスイー | 半導体基板上の層の形成 |
| CN111668090A (zh) * | 2020-07-31 | 2020-09-15 | 广东省大湾区集成电路与系统应用研究院 | 一种半导体结构及其制造方法 |
| CN111668090B (zh) * | 2020-07-31 | 2023-03-14 | 广东省大湾区集成电路与系统应用研究院 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0775222B2 (ja) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965224A (en) | Process for fabricating an INP semiconductor thin film on silicon | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| US4789421A (en) | Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal | |
| Fukuda et al. | High quality heteroepitaxial Ge growth on (100) Si by MBE | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH0760791B2 (ja) | 化合物半導体基板 | |
| US5492860A (en) | Method for growing compound semiconductor layers | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JPH0775222B2 (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| Ren et al. | Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JP3124616B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| KR100520744B1 (ko) | 덮개층 형성과정에 온도의 변화를 주는 방법을 이용한자발형성 양자점의 수직 적층방법 | |
| JPH0239441A (ja) | 化合物半導体結晶の製造方法 | |
| JP3013340B2 (ja) | 半導体基板及びその製法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 | |
| JPS62291909A (ja) | ＧａＡｓエピタキシヤル成長方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |