JPH01123468A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、固体撮像素子に関するもので、特にこれに
備わる受光素子部の構造に特徴を有する固体撮像素子に
関する。

（従来の技術） 半導体材料を用いて構成される固体撮像素子の進歩は著
しいものがあり、光学的な撮像管を凌ぐほどに成長しよ
うとしている。

このような固体撮像素子は、被写体からの光を充電変換
するための受光素子を具えており、この受光素子によっ
で光電変換された信号をＣＣＤ又はＭＯＳ　トランジス
タ等によって処理するものである。

この種の固体撮像素子の一例としては、例えば文献（月
刊Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ　１９８７
．４）に開示されているＣＣＤ型のものかある。第２図
は、この文献に記載されでいるＣＣＤ型固体撮像素子の
、一画素にあたる部分に着目して概略的１こ示した要部
断面図である。

１１で示すＮ型半導体基板には、基板表面からの深さが
比較的深い１３で示す第−Ｐウェルと、第−Ｐウェル１
３よつも深さが浅い１５で示す第二Ｐウェルか相隣接さ
れて設けられている。

又、第二Ｐウェル１５の表層部分には、１７で示すＮ十
型半導体層が作り込まれでおり、このＮ＋型型半体体層
１７第二Ｐウェル１５及びＮ型半導体基板１１によって
Ｎ＋／Ｐ／ＮＷｉ合か構成される。この第二Ｐウェルの
領域が受光素子部ということになる。この受光素子部に
よれば、ここで発生する過剰電荷をパンチスルー電流と
してＮ型基板１１に掃き出すことか出来、ブルーミング
現象の発生の低減が図れる。

一方、第−Ｐウェル１３には、１９で示す転送ゲートと
、２１て示す垂直ＣＣＤとがそれぞれ設けられている。

転送ゲート１９は、エンハシス型ＭＯＳダイオードで構
成されでおり、受光素子部の信号電荷を垂直ＣＣＤ　２
１側に読み出すスイッチの役目をする。又、垂直ＣＣＤ
　２１は、信号電荷を転送するものでデプレッション型
ＭＯＳダイオードで構成することによって転送効率が高
めらでいる。

又、第−Ｐウェル１３の垂直ＣＣＤ　２１とされる領域
には２３て示すＮ−型半導体層が設けられている。

ざらに、基板１１の転送ゲート１９及び垂直ゲート２１
の形成された領域上には、シリコン酸化膜及びポリシリ
コンで構成された２５で示すＭＯＳ電極が設けられてい
る。尚、２７は画素間を分離する分離領域を示す。

上述した如く、従来の固体撮像素子は、半導体基板に深
さの異る第−及び第二Ｐウェル１３．１５がそれぞれ設
けられでいた。そして、深さの浅い第二Ｐウェルに受光
素子部を設けることによって、ここで発生した余剰電荷
をＮ型半導体基板１１側に、Ｎ中手導体層１７及びＮ型
半導体基板１１間に印加する電圧が低くくても容易に掃
き出せるようにしていた。一方、深さの深い第−Ｐウェ
ルには転送ゲート１９及び垂直ＣＣＤ２＋を設けて信号
電荷の保持を図り、これらによって素子の特性向上を図
っていた。

（発明が解決しようとする問題点） しかしながら、深さの異る二種類のＰウェルが必要な従
来の固体撮像素子では、これらＰウェルを形成するため
の工程が複雑であるという問題点があった。このような
問題点は、固体撮像素子の製造歩留りを低下させたり、
ひいては、コストを高める原因になる。

又、高密度に多数の画素を具える撮像素子が要求される
現状では、二！！類のＰウェルを互いの濃度プロファイ
ルをそれぞれ正確に維持させて即ち横拡散を抑制するよ
うな配慮をして高密度に形成することは非常に難しいと
いう問題点があった。

この発明は、このような点に鑑みなされたものであり、
従ってこの発明の目的は、上述した問題点を解決し、製
造か容易で然も高集積化が容易になる構造を有する固体
撮像素子を提供することにある。

（問題点を解決するための手段） この目的の達成を図るため、この発明の固体撮像素子に
よれば、Ｎ型半導体基板に、このＮ型半導体基板表面か
らの深さが各所で実質的に一定なＰウェルと、このＰウ
ェルの受光素子形成領域に設けられこのＰウェルの所定
の深さまで至る溝と、前述のＰウェルの前記溝内部の表
層部の一部又は全部に形成されたＮ型半導体層とを具え
ることを特徴とする。

（作用） このような構成によれば、Ｐウェルの、受光素子の設け
られる部分の厚さは、受光素子周囲のＰウェルの厚さよ
りも溝を形成した分た（す薄いものになる。然も、この
薄い部分の厚さは、溝の深さを変えることによって容易
に制御することが出来る。従って、Ｐウェルのこの層厚
が薄い部分を介し、受光素子で発生される過剰電荷の掃
き出しを行なうことが出来る。

ざらに、この発明の構成によれば、Ｐウェルは単層で良
いことになり、従って、不純物拡散によって深さの異る
二種類のＰウェルを形成するような必要がないから、工
程の削減が可能になる。

然も、横拡散の問題が生じないから高密度化を図ること
も可能になる。

（実−施例） 以下、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ−Ｄｅｖ
ｉｃｅ）型の固体撮像素子を例に挙げてこの発明の実施
例につき説明する。

第１図は、実施例の固体撮像素子の構造を、これの一画
素にあたる部分に着目して示した断面図である。しかし
ながら、この図は、この発明が理解出来る程度に概略的
に示しであるにすぎず、従って、各構成成分の寸法、形
状及び配置１ｔｌｆｆｉ係は図示例に限定されるもので
ないことは理解されたい。

第１図においで、３１はＮ型半導体基板（以下、基板１
１と略称することもある。）を示す。この基板１１は、
従来公知のものを用いることが出来る。

このＮ型半導体基板１１は、この半導体基板１１の表面
からの深さが各所で実質的に一定な３３で示すＰウェル
を具える。又、このＰウェル３３の受光素子形成領域に
は、所定の深さ（詳細は後述する）を有する３３ａで示
す溝即ちトレンチを具える。この溝３３ａの平面形状は
、図示は省略しているが、固体撮像素子の設計に応じた
適切な形状とされている。尚、図中３５は、当該画素と
、ｗ４接画素とを電気的に分離する素子間分離領域を示
す。

又、Ｐウェル３３の上述の溝３３ａ内部の表層部の一部
又は全部には、３７で示すＮ型半導体層この場合Ｎ十型
半導体層を具える。

ここで、溝３３ａの深さは、Ｐウェル３３の、Ｎ＋型型
溝導体層３７、Ｎ型半導体基板３１との闇に残存する部
分の厚さ（図中、Ｘで示す寸法）が、Ｎ＋型型溝導体層
３７びＮ型半導体基板３１間に印加する電圧を低くして
もパンチスルーが生しる程度の厚さとなるような深さと
してあり、この値は、固体撮像素子の設計に応じた適切
なものとする。

又、Ｍ１図に示した例では、Ｎ十型半導体層３７は、溝
３３ａの輪郭に沿って溝３３ａの全域に形成しであるが
、例えば受光素子から垂ｉｆ（：ＣＤへの信号電荷の転
送不良が生じない範囲で、溝３３ａ内部の一部分に設け
ても勿論良い。

上述のような構成によれば、Ｐウェル３３の溝３３ａを
設けた部分に、Ｎ”　／Ｐ／Ｎの接合が構成され、この
発明に係る受光素子部が得られる。ざらに、この受光素
子部によれば、この部分に対応するＰウェル部分（×を
付して示した部分）が薄くなっているから、受光素子部
で発生する過剰電荷をこの部分を介してパンチスルー電
流としてＮ型基板３１に掃き出すことが出来、よって、
ブルーミング現象の発生の低減が従来同様図れる。

一方、Ｐウェル３３の、受光素子部にＭ接する領域には
、この場合、３９で示す転送ゲートと、４１で示す垂直
ＣＯＤとをそれぞれ具える。転送ゲート３９は、従来同
様エンハンス型ＭＯＳダイオードで構成することが出来
、又、垂直ＣＣＤ　４１は、従来同様デプレッション型
ＭＯＳダイオードで構成することが出来る。又、Ｐウェ
ル３３の垂直ＣＣＤ　４１が設けられる領域には４３で
示すＮ−型半導体層を具える。ざらに、Ｎ型半導体基板
３１の転送ゲート３９及び垂直ゲート４１の形成された
領域上には、シリコン酸化膜及びポリシリコンで構成さ
れた４５で示すＭＯＳ電極を具える。受光素子部の信号
電荷は、従来同様転送ゲート３９によって垂’１ｉｃｃ
Ｄ側に読み出された後所定の信号処理がなされる。

次に、この発明の理解を深めるため、第１図に示した寅
施例の固体撮像素子の製造方法の一例の要部につき簡単
に説明する。

Ｎ型半導体基板３１ヲ用意する。そして、イオン打込み
及びドラフィン等の従来公知の方法によって、このＮ型
半導体基板１１に単層であるＰウェル３３を例えば層厚
４〜８ｕｍの範囲内の好適な層厚で形成し、基板３１表
面からの深さが、Ｐウェル各所で実質的に一定なＰウェ
ルを得る。このように、この発明の場合、単層のＰウェ
ルを形成すれば良い。従って、深さの異る二種類のＰウ
ェルを形成し然も互いの濃度プロファイルを正確に維持
させなければならないという煩雑さがあった従来の方法
と比べると、工程が非常に簡単になることか分る。

次いて、ＬＯＣＯ３法等の従来公知の方法によって素子
分離領域３５を形成する。

次に、Ｐウェル３３の受光素子形成予定領域を、従来公
知の方法を用い、この領域表面から所定の深さまで、即
ち、この領域におけるＰウェルの残存膜厚が、最終的に
第１図にＸで示す寸法になるような深さまで除去しトし
ンチ３３ａを形成する。

次いで、Ｐウェル３３の溝３３ａ内部の一部又は全部の
表面層に対し、イオン打込み或は熱拡散法等の好適な方
法を用いてＮ型不純物を供給し、この部分にＮ＋＋導体
層３７を形成する。

これらの処理によって、溝３３ａの領域に受光素子部が
形成される。

尚、転送ゲート３９、垂直ＣＣ０４１、Ｎ＝型半導体層
４３及びＭＯＳ電極４５、ざらには、図示しない中間絶
縁膜、連光膜及びパッシベーション膜等の形成を、従来
のＣＣＤ型固体撮像素子の製造に用いられている方法を
利用して行ない、第１図に示す実施例の固体撮像素子を
得ることが出来る。

尚、上述した実施例は、この発明をＣＣＤ型の固体撮像
素子に適用した例で説明しているが、この発明の適用範
囲はこれ（こ限られるものでないことは明らかである。

即ち、この発明は、固体撮像素子の特に受光素子部の構
造についてなされたものであることから、信号電荷の方
法が異る他の固体撮像素子例えばＭＯＳ（Ｍｅｔａｌ−
Ｏｘ　ｉｄｅ−３〕ｍｉｃｏｎｄｕｃｔｏｒ）型の固体
撮像素子等の受光素子部に適用しても、実施例と同様な
効果が得られることは明らかである。

（発明の効果） 上述した説明からも明らかなように、この発明の固体撮
像素子によれば、Ｐウェルを単層のものとし、このＰウ
ェルの受光素子形成予定領域にこの部分のＰウェルを一
部除去して溝を設けることて、深さの異る二種類のＰウ
ェル具えたと等価な構造を得ている。

このため、過剰電荷は従来同様に基板側に掃き出すこと
が出来ると共に、Ｐウェルの形成工程の簡略化が図れる
。又、Ｐウェル形成の際の横拡散の影響を無視出来るか
ら、多数の画素を高密度に有する固体撮像素子の芙現に
適する構造と云える。

【図面の簡単な説明】

第１図は、実施例の固体撮像素子の概略構造を、これの
一画素にあたる部分に着目して示した断面図、 第２図は、従来の固体撮像素子の概略構造を、これの一
画素にあたる部分に着目して示した断面図である。 ３１・・・Ｎ型半導体基板、　３３・・・Ｐウェル３３
ａ・・・溝（トレンチ）、３５・・・素子分離領域３７
・−Ｎ＋型型溝導体層　３９・・・転送ゲート４１・・
・垂直ＣＣＤ、　　　　４３・・・Ｎ−型半導体層４５
・・・電極。 ３１　　門型半導体基板　　　　　３３：Ｐウェル３３
ａ：溝（トレンチ）３５・素子分離領域３７・Ｎ＋型型
溝導体層　　３９：転送ゲート４１・垂直ＣＣＤ　　　
　　　　　４３：Ｎ−型半導体層４５：　ＭＯ３電極 この発明の固体撮像素子の実施例を示す口笛１図 １〕 従来の固体撮像素子の説明に供する口 笛２図 手続補正書 １事件の表示　　昭和６２年特許８２Ｂ（）７６７号２
発明の名称 固体撮像素子 ３補正をする者 事件との関係　　特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２９）沖電気工業株式会社 代表者　小村　偏光 ４代理人　〒１７０　　　ｆｆｉ　（９８８）５５６３
住所　東京都豊島区東池袋１丁目２０番地５池袋ホワイ
トハウスビル９０５号 明細書の発明の詳細な説明の欄及び図面７補正の内容 別紙の通り （１）、明細書第１１頁第１１行目の「信号電荷の方法
」をｒ信号電荷の処理方法Ｊと訂正する。 （２）３図面の第２図を添付の訂正図の通り訂正する。 以上 り 従来の固体撮像素子の説明に供する図

Claims (1)

【特許請求の範囲】
1. （１）Ｎ型半導体基板に、該Ｎ型半導体基板表面からの
   深さが各所で実質的に一定なＰウェルと、該Ｐウェルの
   受光素子形成領域に設けられ該Ｐウェルの所定の深さま
   で至る溝と、 前記Ｐウェルの前記溝内部の表層部の一部又は全部に形
   成されたＮ型半導体層と を具えることを特徴とする固体撮像素子。