JPH01125019A - 高電圧回路用半導体スイッチ素子の故障検出方法 - Google Patents
高電圧回路用半導体スイッチ素子の故障検出方法Info
- Publication number
- JPH01125019A JPH01125019A JP28281187A JP28281187A JPH01125019A JP H01125019 A JPH01125019 A JP H01125019A JP 28281187 A JP28281187 A JP 28281187A JP 28281187 A JP28281187 A JP 28281187A JP H01125019 A JPH01125019 A JP H01125019A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- self
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、半導体スイッチ素子の逆並列回路を多数直
列接続し、高電圧の交流回路に接続して使用する場合の
、高電圧回路用半導体スイッチ素子の故障検出方法に関
する。
列接続し、高電圧の交流回路に接続して使用する場合の
、高電圧回路用半導体スイッチ素子の故障検出方法に関
する。
Ｃ従来の技術〕
高電圧の交流回路に接続する進相コンデンサの容量を変
更することで、この交流回路の遅れ無効電力を補償でき
ることは周知であり、このような進相コンデンサを用い
た静止形無動電力補償装置は、進み無効電力を補償する
ことはできないが、可動部分がなくて保守点検が容易で
あることから多用されている。
更することで、この交流回路の遅れ無効電力を補償でき
ることは周知であり、このような進相コンデンサを用い
た静止形無動電力補償装置は、進み無効電力を補償する
ことはできないが、可動部分がなくて保守点検が容易で
あることから多用されている。
この進相コンデンサを高電圧の交流回路に接続し、ある
いは切離しを行うために、逆並列接続された半導体スイ
ッチ素子を多数直列接続したものを使用するのであるが
、これら多数の半導体スイッチ素子のうちの１個でも異
常になると、この静止形無動電力補償装置の運転に支障
を生じることから、どの素子がどのような異常を生じた
かを、素早く、かつ確実に検出する必要がある。
いは切離しを行うために、逆並列接続された半導体スイ
ッチ素子を多数直列接続したものを使用するのであるが
、これら多数の半導体スイッチ素子のうちの１個でも異
常になると、この静止形無動電力補償装置の運転に支障
を生じることから、どの素子がどのような異常を生じた
かを、素早く、かつ確実に検出する必要がある。
第４図は逆並列接続された半導体スイッチ素子の故障検
出の従来例を示した回路図であるが、多数の逆並列接続
回路のうちの１組分のみをあられしている。
出の従来例を示した回路図であるが、多数の逆並列接続
回路のうちの１組分のみをあられしている。
この第４図において、半導体スイッチ素子としてのサイ
リスタ２Ａと２Ｂとを相互に逆並列接続することで逆並
列ユニットを形成させているが、この逆並列ユニットに
は、スナバ抵抗３Ｒとスナバコンデンサ３Ｃとでなるス
ナバ回路が並列に接続されている。さらにこの逆並列ユ
ニットの両端に電圧が印加されたか否かを検出する電圧
検出器１０、ならびに過大な電圧の印加を検出する過電
圧検出器２０ とが設備されている。
リスタ２Ａと２Ｂとを相互に逆並列接続することで逆並
列ユニットを形成させているが、この逆並列ユニットに
は、スナバ抵抗３Ｒとスナバコンデンサ３Ｃとでなるス
ナバ回路が並列に接続されている。さらにこの逆並列ユ
ニットの両端に電圧が印加されたか否かを検出する電圧
検出器１０、ならびに過大な電圧の印加を検出する過電
圧検出器２０ とが設備されている。
電圧検出器１０は、サイリスク２Ａ、２Ｂの両端に電圧
が印加されたことを検出し、その信号を電気・光信号変
換器１１で光信号に変換し、これをライトガイド１２を
介して大地電位側に設けた光・電気信号変換器１３に送
って再び電気信号に変換したのち、図示していない故障
監視回路にこれを入力させて、交流回路の１サイクルの
うちに１度も電圧印加信号が到来しなければ、このサイ
リスタを故障と判定する。
が印加されたことを検出し、その信号を電気・光信号変
換器１１で光信号に変換し、これをライトガイド１２を
介して大地電位側に設けた光・電気信号変換器１３に送
って再び電気信号に変換したのち、図示していない故障
監視回路にこれを入力させて、交流回路の１サイクルの
うちに１度も電圧印加信号が到来しなければ、このサイ
リスタを故障と判定する。
また過電圧検出器２０は、サイリスタ２Ａ、２Ｂの両端
に印加される電圧が過大であることを検出すると、この
過電圧が順方向電圧となっている掻性のサイリスクのゲ
ートに自己点弧パルスを与えてこれを導通させるととも
に、この自己点弧信号を電気・光信号変換器２１へ送出
するので、この電気・光信号変換器２１で変換された光
信号は、ライトガイド２２を介して大地電位側にある光
・電気信号変換器２３へ送られ、ここで再び電気信号に
戻されてから、図示していない前述の故障監視回路へ入
力させ、自己点弧を検出している。
に印加される電圧が過大であることを検出すると、この
過電圧が順方向電圧となっている掻性のサイリスクのゲ
ートに自己点弧パルスを与えてこれを導通させるととも
に、この自己点弧信号を電気・光信号変換器２１へ送出
するので、この電気・光信号変換器２１で変換された光
信号は、ライトガイド２２を介して大地電位側にある光
・電気信号変換器２３へ送られ、ここで再び電気信号に
戻されてから、図示していない前述の故障監視回路へ入
力させ、自己点弧を検出している。
上述の第４図に示すように、高電圧の交流回路に接続さ
れている１組の逆並列ユニットの異常を大地電位側で監
視するためには、電気・光信号変換器と光・電気信号変
換器および絶縁材料を用いているライトガイドがそれぞ
れ２＆ｌｌｌ必要となる。
れている１組の逆並列ユニットの異常を大地電位側で監
視するためには、電気・光信号変換器と光・電気信号変
換器および絶縁材料を用いているライトガイドがそれぞ
れ２＆ｌｌｌ必要となる。
それ故、交流回路の電圧が高くなるなどにより、サイリ
スタの使用数が増大した場合には、故障監視のために使
用するこれら信号変換器やライトガイドの数が増加し、
高価な装置となる欠点を有する。
スタの使用数が増大した場合には、故障監視のために使
用するこれら信号変換器やライトガイドの数が増加し、
高価な装置となる欠点を有する。
そこでこの発明の目的は、高電圧交流回路に接続されて
いる半導体スイッチ素子の逆並列接続ユニットから検出
される異常信号を、従来よりも少ない信号変換器やライ
トガイドで大地電位側へ送るようにして、故障監視のた
めの費用を低減することにある。
いる半導体スイッチ素子の逆並列接続ユニットから検出
される異常信号を、従来よりも少ない信号変換器やライ
トガイドで大地電位側へ送るようにして、故障監視のた
めの費用を低減することにある。
上記の目的を達成するために、この発明の故障検出方法
は、２個の半導体スイッチ素子を相互に逆並列接続して
得られる逆並列ユニットの複数を直列接続して高電圧の
交流回路に接続し、前記各逆並列ユニットごとに、当該
逆並列ユニットの両端に過大な電圧が印加されれば順方
向となる極性の半導体スイッチ素子を自己点弧させると
ともに、この自己点弧信号を大地電位側へ送出し、かつ
、この逆並列ユニットの両端に電圧が印加されたときは
電圧印加信号を大地電位側へ送出して各半導体スイッチ
素子の異常を監視する方法において、前記自己点弧信号
と電圧印加信号との論理和を各逆並列ユニットごとに演
算し、その演算結果を返送信号として大地電位側に絶縁
して送出し、大地電位側において、この返送信号を各逆
並列ユニットごとに順電圧側素子の電圧印加信号、順電
圧側素子の自己点弧信号、逆電圧側素子の電圧印加信号
および逆電圧側素子の自己点弧信号に分離して検出する
ものとし、この返送信号の分離方法は、順電圧側素子が
消弧した時点で立上る所定パルス幅の第１パルス信号と
、この第１パルス信号の立下り時点から前記交流高電圧
の零点通過時点までをパルス幅とする第２パルス信号と
、逆電圧側素子が消弧した時点で立上る所定パルス幅の
第３パルス信号と、この第３パルス信号の立下り時点か
ら前記交流高電圧の零点通過時点までをパルス幅とする
第４パルス信号とを発生させ、これら第１゜第２．第３
または第４パルス信号と前記返送信号との論理積を別個
に演算し、これらの論理積演算結果を別個にメモリ回路
に記憶させ、前記第２パルス信号または第４パルス信号
の立下り時点で発生するラッチ信号に従って、前記各メ
モリ回路の内容を別個のラッチ回路に移すとともに、前
記メモリ回路をリセットさせるものとする。
は、２個の半導体スイッチ素子を相互に逆並列接続して
得られる逆並列ユニットの複数を直列接続して高電圧の
交流回路に接続し、前記各逆並列ユニットごとに、当該
逆並列ユニットの両端に過大な電圧が印加されれば順方
向となる極性の半導体スイッチ素子を自己点弧させると
ともに、この自己点弧信号を大地電位側へ送出し、かつ
、この逆並列ユニットの両端に電圧が印加されたときは
電圧印加信号を大地電位側へ送出して各半導体スイッチ
素子の異常を監視する方法において、前記自己点弧信号
と電圧印加信号との論理和を各逆並列ユニットごとに演
算し、その演算結果を返送信号として大地電位側に絶縁
して送出し、大地電位側において、この返送信号を各逆
並列ユニットごとに順電圧側素子の電圧印加信号、順電
圧側素子の自己点弧信号、逆電圧側素子の電圧印加信号
および逆電圧側素子の自己点弧信号に分離して検出する
ものとし、この返送信号の分離方法は、順電圧側素子が
消弧した時点で立上る所定パルス幅の第１パルス信号と
、この第１パルス信号の立下り時点から前記交流高電圧
の零点通過時点までをパルス幅とする第２パルス信号と
、逆電圧側素子が消弧した時点で立上る所定パルス幅の
第３パルス信号と、この第３パルス信号の立下り時点か
ら前記交流高電圧の零点通過時点までをパルス幅とする
第４パルス信号とを発生させ、これら第１゜第２．第３
または第４パルス信号と前記返送信号との論理積を別個
に演算し、これらの論理積演算結果を別個にメモリ回路
に記憶させ、前記第２パルス信号または第４パルス信号
の立下り時点で発生するラッチ信号に従って、前記各メ
モリ回路の内容を別個のラッチ回路に移すとともに、前
記メモリ回路をリセットさせるものとする。
〔作用］
この発明は、逆並列接続されている半導体スイッチ素子
の電圧印加信号と自己点弧信号とを論理和演算して１本
の信号線で返送し、大地電位にある受信側では、この返
送信号をタイミングにより区別する論理回路により振り
分け、所定期間内に該当する返送信号があられれた場合
には、これをメモリ回路に記憶させ、このメモリ回路の
内容を一定の同期信号によりラッチして故障監視に利用
することで、返送信号を伝送する信号線と、この信号線
の両端にある信号変換器の数を、従来方法に比して半減
させるようにしている。
の電圧印加信号と自己点弧信号とを論理和演算して１本
の信号線で返送し、大地電位にある受信側では、この返
送信号をタイミングにより区別する論理回路により振り
分け、所定期間内に該当する返送信号があられれた場合
には、これをメモリ回路に記憶させ、このメモリ回路の
内容を一定の同期信号によりラッチして故障監視に利用
することで、返送信号を伝送する信号線と、この信号線
の両端にある信号変換器の数を、従来方法に比して半減
させるようにしている。
〔実施例］
第１図は本発明の実施例を示す回路図であるが、第４図
で既述の従来例回路の場合と同様に多数の直列接続され
た逆並列ユニットのうちの１組分のみを図示している。
で既述の従来例回路の場合と同様に多数の直列接続され
た逆並列ユニットのうちの１組分のみを図示している。
この第１図において、２個の半導体スイッチ素子として
のサイリスタ２Ａと２Ｂとを相互に逆並列接続して逆並
列ユニットを構成し、この逆並列ユニットを高電圧の交
流回路に接続して使用するのであるが、スナバ抵抗３Ｒ
とスナバコンデンサ３Ｃとでなるスナバ回路をこの逆並
列ユニットに並列接続していること、電圧検出器１０
と過電圧検出器２０ とがこの逆並列ユニットの両端に
印加される電圧を監視して、電圧検出器１０は電圧印加
信号を、また過電圧検出器２０は過大な電圧が印加され
たときに、この過電圧が順方向となる極性のサイリスク
に自己点弧パルスを与えて導通させるとともに自己点弧
信号を、それぞれ出力するようになっていることは、第
４図において既述の従来例回路の場合と同様である。
のサイリスタ２Ａと２Ｂとを相互に逆並列接続して逆並
列ユニットを構成し、この逆並列ユニットを高電圧の交
流回路に接続して使用するのであるが、スナバ抵抗３Ｒ
とスナバコンデンサ３Ｃとでなるスナバ回路をこの逆並
列ユニットに並列接続していること、電圧検出器１０
と過電圧検出器２０ とがこの逆並列ユニットの両端に
印加される電圧を監視して、電圧検出器１０は電圧印加
信号を、また過電圧検出器２０は過大な電圧が印加され
たときに、この過電圧が順方向となる極性のサイリスク
に自己点弧パルスを与えて導通させるとともに自己点弧
信号を、それぞれ出力するようになっていることは、第
４図において既述の従来例回路の場合と同様である。
本発明においては、電圧検出器１０の出力回路にダイオ
ード１５を、また過電圧検出器２０の出力回路にダイオ
ード２５＠それぞれ設け、これら両ダイオード１５ と
２５ とにより百出力信号の論理和を得ているので、電
圧印加信号と自己点弧信号とを大地電位側に伝送するに
あたっては、１本のライトガイド４Ｂと、これの両端に
電気・光信号変換器４Ａと、光・電気信号変換器４Ｃと
をそれぞれ１組用意すればよいことになる。このように
して１＆ｌＩの伝送回路で大地電位側へ送られてきた信
号は、返送信号分離回路５によりその信号を分離する。
ード１５を、また過電圧検出器２０の出力回路にダイオ
ード２５＠それぞれ設け、これら両ダイオード１５ と
２５ とにより百出力信号の論理和を得ているので、電
圧印加信号と自己点弧信号とを大地電位側に伝送するに
あたっては、１本のライトガイド４Ｂと、これの両端に
電気・光信号変換器４Ａと、光・電気信号変換器４Ｃと
をそれぞれ１組用意すればよいことになる。このように
して１＆ｌＩの伝送回路で大地電位側へ送られてきた信
号は、返送信号分離回路５によりその信号を分離する。
第２図は第１図に示す実施例回路に使用する返送信号分
離回路の例をあられした回路図であって、１組の逆並列
ユニットに対して、論理積回路とメモリ回路ならびにラ
ッチ回路をそれぞれ４＆１１用意することで、返送信号
を、順電圧側サイリスクの電圧印加信号と自己点弧信号
、および逆電圧側サイリスタの電圧印加信号と自己点弧
信号とに分離するのであるが、そのために、各逆並列ユ
ニノトに共通の第１．第２．第３．第４パルス信号と、
第１．第２リセツト信号、ならびに第１．第２ラツチ信
号とを発生させている。
離回路の例をあられした回路図であって、１組の逆並列
ユニットに対して、論理積回路とメモリ回路ならびにラ
ッチ回路をそれぞれ４＆１１用意することで、返送信号
を、順電圧側サイリスクの電圧印加信号と自己点弧信号
、および逆電圧側サイリスタの電圧印加信号と自己点弧
信号とに分離するのであるが、そのために、各逆並列ユ
ニノトに共通の第１．第２．第３．第４パルス信号と、
第１．第２リセツト信号、ならびに第１．第２ラツチ信
号とを発生させている。
サイリスタで構成された逆並列ユニットがＮ組の場合の
返送信号分離回路がこの第２図に示されていて、第１の
逆並列ユニットから返送されてくる１号返送信号に対し
て、符号５１１〜５１４なる４組の論理積回路と、符号
６１１〜６１４なる４組のメモリ回路、および符号７１
１〜７１４ なる４＆Ｉｌのラッチ回路で信号の分離を
行う、同様にしてＮ番目の逆並列ユニットから返送され
てくるＮ号返送信号に対しては、符号５Ｎ１〜５Ｎ４な
る論理積回路と、符号６Ｎ１〜６Ｎ４なるメモリ回路、
および符号７Ｎ１〜７Ｎ４なるラッチ回路を用意する。
返送信号分離回路がこの第２図に示されていて、第１の
逆並列ユニットから返送されてくる１号返送信号に対し
て、符号５１１〜５１４なる４組の論理積回路と、符号
６１１〜６１４なる４組のメモリ回路、および符号７１
１〜７１４ なる４＆Ｉｌのラッチ回路で信号の分離を
行う、同様にしてＮ番目の逆並列ユニットから返送され
てくるＮ号返送信号に対しては、符号５Ｎ１〜５Ｎ４な
る論理積回路と、符号６Ｎ１〜６Ｎ４なるメモリ回路、
および符号７Ｎ１〜７Ｎ４なるラッチ回路を用意する。
ここで第１パルス信号は、順電圧側サイリスクが消弧し
た時点で立上るＴＩなるパルス幅のパルス信号であるが
、このＴＩなるパルス幅は、直列接続されている他のサ
イリスタの消弧遅れ時間のばらつきや、信号の伝達遅れ
時間などを考慮して定めている。また第２パルス信号は
、この第１パルス信号の立下り時点を立上り時点とし、
かつ高電圧交流回路の電圧が最初の零点を通過する時点
までをパルス幅としているパルス信号である。また第３
パルス信号は、逆電圧側サイリスクが消弧した時点で立
上るＴＩなるパルス幅のパルス信号であり、第４パルス
信号は、この第３パルス信号の立下り時点から次の交流
回路電圧が零点を通過する時点までをパルス幅とするパ
ルス信号である。
た時点で立上るＴＩなるパルス幅のパルス信号であるが
、このＴＩなるパルス幅は、直列接続されている他のサ
イリスタの消弧遅れ時間のばらつきや、信号の伝達遅れ
時間などを考慮して定めている。また第２パルス信号は
、この第１パルス信号の立下り時点を立上り時点とし、
かつ高電圧交流回路の電圧が最初の零点を通過する時点
までをパルス幅としているパルス信号である。また第３
パルス信号は、逆電圧側サイリスクが消弧した時点で立
上るＴＩなるパルス幅のパルス信号であり、第４パルス
信号は、この第３パルス信号の立下り時点から次の交流
回路電圧が零点を通過する時点までをパルス幅とするパ
ルス信号である。
第１ラツチ信号は前述の第２パルス信号の立下り時点に
生じる短時間のパルス信号であり、この第１ラツチ信号
に引き続いて短時間のパルス信号が第１リセツト信号と
して出力されるが、これと同様に前述の第４パルス信号
の立下り時点で第２ラツチ信号が、さらに引き続いて第
２リセツト信号が出力されるようになっている。
生じる短時間のパルス信号であり、この第１ラツチ信号
に引き続いて短時間のパルス信号が第１リセツト信号と
して出力されるが、これと同様に前述の第４パルス信号
の立下り時点で第２ラツチ信号が、さらに引き続いて第
２リセツト信号が出力されるようになっている。
第２図に示す返送信号分離回路では、４個の論理積回路
に第１〜第４パルス信号をそれぞれ別個に入力させると
ともに共通の返送信号を入力させることで、この返送信
号が分離されてそれぞれのメモリ回路に記憶されるので
あるが、このメモリ回路の内容は、故障演算開始のタイ
ミングでそれぞれ次段のラッチ回路ヘラッチされ、その
直後に発生するリセット信号によりメモリ回路がリセッ
トされ、次のサイクルでの各返送信号の記憶ができるよ
うに回路を構成している。
に第１〜第４パルス信号をそれぞれ別個に入力させると
ともに共通の返送信号を入力させることで、この返送信
号が分離されてそれぞれのメモリ回路に記憶されるので
あるが、このメモリ回路の内容は、故障演算開始のタイ
ミングでそれぞれ次段のラッチ回路ヘラッチされ、その
直後に発生するリセット信号によりメモリ回路がリセッ
トされ、次のサイクルでの各返送信号の記憶ができるよ
うに回路を構成している。
第３図は第２図に示す返送信号分離回路へ与えられる分
離用として既述の各種信号をあられしたタイムチャート
であって、第３図（イ）は高電圧交流回路の電圧と同期
した同期信号を、第３図（ロ）はサイリスタ印加電圧を
、第３図（ハ）は電流を、第３図（ニ）、（ホ）、（へ
）、（））はそれぞれ第１から第４までのパルス信号を
、第３図（チ）は第１ラツチ信号を、第３図（す）は第
１リセツト信号を、第３図（ヌ）は第２ラツチ信号を、
第３図（ル）は第２リセツト信号を、それぞれがあられ
している、なおＴ１は第１および第３パルス信号のパル
ス幅であり、Ｔ２は第２および第４パルス信号のパルス
幅をあられしている。
離用として既述の各種信号をあられしたタイムチャート
であって、第３図（イ）は高電圧交流回路の電圧と同期
した同期信号を、第３図（ロ）はサイリスタ印加電圧を
、第３図（ハ）は電流を、第３図（ニ）、（ホ）、（へ
）、（））はそれぞれ第１から第４までのパルス信号を
、第３図（チ）は第１ラツチ信号を、第３図（す）は第
１リセツト信号を、第３図（ヌ）は第２ラツチ信号を、
第３図（ル）は第２リセツト信号を、それぞれがあられ
している、なおＴ１は第１および第３パルス信号のパル
ス幅であり、Ｔ２は第２および第４パルス信号のパルス
幅をあられしている。
この第３図に示す信号により、逆並列ユニットから返送
されてくる信号は、前述したように順電圧側サイリスク
の電圧印加信号と自己点弧信号、および逆電圧側サイリ
スクの電圧印加信号と自己点弧信号とに分離されるので
、これら分離された信号を、図示していない故障監視回
路へ送ることにより、高電圧交流回路に接続されている
多数のサイリスクのうちの、どの位置にあるサイリスク
にどのような異常を生じたかを、直ちに識別することが
できる。
されてくる信号は、前述したように順電圧側サイリスク
の電圧印加信号と自己点弧信号、および逆電圧側サイリ
スクの電圧印加信号と自己点弧信号とに分離されるので
、これら分離された信号を、図示していない故障監視回
路へ送ることにより、高電圧交流回路に接続されている
多数のサイリスクのうちの、どの位置にあるサイリスク
にどのような異常を生じたかを、直ちに識別することが
できる。
なお、第２図および第３図においては、メモリ回路の内
容をラッチ回路へ送ったのちにこのメモリ回路をリセッ
トするために、順電圧側用として第１ラツチ信号と第１
リセツト信号を、また逆電圧側用として第２ラツチ信号
と第２リセツト信号とを使用しているが、第１ラツチ信
号と第２ラツチ信号のいずれかと、第１リセツト信号と
第２リセツト信号のいずれかとにより、順電圧側と逆電
圧側両方のサイリスタからの返送データをともにラッチ
し、あるいはリセットできることは勿論である。
容をラッチ回路へ送ったのちにこのメモリ回路をリセッ
トするために、順電圧側用として第１ラツチ信号と第１
リセツト信号を、また逆電圧側用として第２ラツチ信号
と第２リセツト信号とを使用しているが、第１ラツチ信
号と第２ラツチ信号のいずれかと、第１リセツト信号と
第２リセツト信号のいずれかとにより、順電圧側と逆電
圧側両方のサイリスタからの返送データをともにラッチ
し、あるいはリセットできることは勿論である。
この発明によれば、半導体スイッチ素子の逆並列接続ユ
ニットを多数直列接続し、これを交流高電圧回路に接続
して使用する場合に、各逆並列ユニットごとの電圧印加
信号と自己点弧信号とをまとめて、１組の信号伝送路で
大地電位側に返送し、この返送信号の内容をそのタイミ
ングにより区分できる論理回路により信号分離を行って
、各サイリスクごとの異常を常時監視できる回路構成に
していることから、高電位側から大地電位側へ信号を伝
送するために使用する高価なライトガイド、電気・光信
号変換手段、および光・電気信号変換手段の使用数量を
、従来のものにくらべて半減できることになるので、故
障監視用の費用を大幅に低減できる効果を発揮するので
あるが、交流回路の電圧が高く、かつ容量が増大するに
つれて、この交流回路に接続して使用する半導体スイッ
チ素子の使用個数は急激に増大することになり、故障監
視に要する費用の低減効果も著しく増大することとなる
。
ニットを多数直列接続し、これを交流高電圧回路に接続
して使用する場合に、各逆並列ユニットごとの電圧印加
信号と自己点弧信号とをまとめて、１組の信号伝送路で
大地電位側に返送し、この返送信号の内容をそのタイミ
ングにより区分できる論理回路により信号分離を行って
、各サイリスクごとの異常を常時監視できる回路構成に
していることから、高電位側から大地電位側へ信号を伝
送するために使用する高価なライトガイド、電気・光信
号変換手段、および光・電気信号変換手段の使用数量を
、従来のものにくらべて半減できることになるので、故
障監視用の費用を大幅に低減できる効果を発揮するので
あるが、交流回路の電圧が高く、かつ容量が増大するに
つれて、この交流回路に接続して使用する半導体スイッ
チ素子の使用個数は急激に増大することになり、故障監
視に要する費用の低減効果も著しく増大することとなる
。
第１図は本発明の実施例を示す回路図、第２図は第１図
に示す実施例回路に使用する返送信号分離回路の例をあ
られした回路図、第３閏は第２図に示す返送信号分離回
路へ与えられる分離用各種信号をあられしたタイムチャ
ートであり、第４図は逆並列接続された半導体スイッチ
素子の故障検出の従来例を示した回路図である。 ２Ａ、２Ｂ・・・半導体スイッチ素子としてのサイリス
タ、３Ｃ・・・スナバコンデンサ、３Ｒ・・・スナバ抵
抗、４ Ａ、 １１．２１・・・電気・光信号変換器、
４Ｂ。 １２）２２・・・ライトガイド、４ Ｃ，１３，２３・
・・光・電気信号変換器、５・・・返送信号分離回路、
１０・・・電圧検出器、１５．２５・・・ダイオード、
２０・・・過電圧検出器、５１１〜５１４．５Ｎ１〜５
Ｎ４・・・論理積回路、６１１〜６１４．６Ｎ１〜６Ｎ
４・・・メモリ回路、７１１〜７１４゜７Ｎ１〜７Ｎ４
・・・ラッチ回路。 Ｐ に−
Ｌ ３図
に示す実施例回路に使用する返送信号分離回路の例をあ
られした回路図、第３閏は第２図に示す返送信号分離回
路へ与えられる分離用各種信号をあられしたタイムチャ
ートであり、第４図は逆並列接続された半導体スイッチ
素子の故障検出の従来例を示した回路図である。 ２Ａ、２Ｂ・・・半導体スイッチ素子としてのサイリス
タ、３Ｃ・・・スナバコンデンサ、３Ｒ・・・スナバ抵
抗、４ Ａ、 １１．２１・・・電気・光信号変換器、
４Ｂ。 １２）２２・・・ライトガイド、４ Ｃ，１３，２３・
・・光・電気信号変換器、５・・・返送信号分離回路、
１０・・・電圧検出器、１５．２５・・・ダイオード、
２０・・・過電圧検出器、５１１〜５１４．５Ｎ１〜５
Ｎ４・・・論理積回路、６１１〜６１４．６Ｎ１〜６Ｎ
４・・・メモリ回路、７１１〜７１４゜７Ｎ１〜７Ｎ４
・・・ラッチ回路。 Ｐ に−
Ｌ ３図
Claims (1)
- 【特許請求の範囲】 １）２個の半導体スイッチ素子を相互に逆並列接続して
得られる逆並列ユニットの複数を直列接続して高電圧の
交流回路に接続し、前記各逆並列ユニットごとに、当該
逆並列ユニットの両端に過大な電圧が印加されれば順方
向となる極性の半導体スイッチ素子を自己点弧させると
ともに、この自己点弧信号を大地電位側へ送出し、かつ
、この逆並列ユニットの両端に電圧が印加されたときは
電圧印加信号を大地電位側へ送出して各半導体スイッチ
素子の異常を監視する方法において、前記自己点弧信号
と電圧印加信号との論理和を各逆並列ユニットごとに演
算し、その演算結果を返送信号として大地電位側に絶縁
して送出し、大地電位側において、この返送信号を各逆
並列ユニットごとに順電圧側素子の電圧印加信号、順電
圧側素子の自己点弧信号、逆電圧側素子の電圧印加信号
および逆電圧側素子の自己点弧信号に分離して検出する
ことを特徴とする高電圧回路用半導体スイッチ素子の故
障検出方法。 ２）特許請求の範囲第１項記載の故障検出方法において
、前記返送信号の分離方法は、順電圧側素子が消弧した
時点で立上る所定パルス幅の第１パルス信号と、この第
１パルス信号の立下り時点から前記交流高電圧の零点通
過時点までをパルス幅とする第２パルス信号と、逆電圧
側素子が消弧した時点で立上る所定パルス幅の第３パル
ス信号と、この第３パルス信号の立下り時点から前記交
流高電圧の零点通過時点までをパルス幅とする第４パル
ス信号とを発生させ、これら第１、第２、第３または第
４パルス信号と前記返送信号との論理積を別個に演算し
、これらの論理積演算結果を別個にメモリ回路に記憶さ
せ、前記第２パルス信号または第４パルス信号の立下り
時点で発生するラッチ信号に従って、前記各メモリ回路
の内容を別個のラッチ回路に移すとともに、前記メモリ
回路をリセットさせることを特徴とする高電圧回路用半
導体スイッチ素子の故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282811A JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282811A JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125019A true JPH01125019A (ja) | 1989-05-17 |
| JPH0783544B2 JPH0783544B2 (ja) | 1995-09-06 |
Family
ID=17657391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62282811A Expired - Lifetime JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783544B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329415A (en) * | 1991-04-26 | 1994-07-12 | Aida Engineering Ltd. | Clutch-brake drive control for press machine |
| US8180925B2 (en) | 2001-05-24 | 2012-05-15 | Sony Corporation | Service providing method and integrated circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722376A (en) * | 1980-07-15 | 1982-02-05 | Fuji Electric Co Ltd | Monitor system for operation of circuit |
-
1987
- 1987-11-09 JP JP62282811A patent/JPH0783544B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722376A (en) * | 1980-07-15 | 1982-02-05 | Fuji Electric Co Ltd | Monitor system for operation of circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329415A (en) * | 1991-04-26 | 1994-07-12 | Aida Engineering Ltd. | Clutch-brake drive control for press machine |
| US8180925B2 (en) | 2001-05-24 | 2012-05-15 | Sony Corporation | Service providing method and integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783544B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879624A (en) | Power controller | |
| RU2567738C2 (ru) | Инвертор напряжения и способ управления таким инвертором | |
| CN108475928B (zh) | 具有电网分离位置和绝缘电阻测量的逆变器以及用于测量绝缘电阻的方法 | |
| CN107124911B (zh) | 一种清除hvdc电力网络中的故障的方法 | |
| JPWO2017203865A1 (ja) | 電力変換装置 | |
| TW201544820A (zh) | 逆變器電路之短路故障檢測裝置及方法 | |
| CN1152205A (zh) | 电力变换器用保护装置 | |
| US12021409B2 (en) | Photovoltaic electric appliance and charging control method, device and circuit thereof, and storage medium | |
| CN203481839U (zh) | 一种超级电容动态电压恢复系统和电源系统 | |
| US5111059A (en) | Power transfer unit for transferring power supplied to a load between power sources responsive to detected scr gate-cathode voltage | |
| CN105406452A (zh) | 一种四端线路光纤差动保护装置及方法 | |
| RU2696592C1 (ru) | Модульный многоступенчатый преобразователь | |
| Xu et al. | IGBT overcurrent turn-off tests for the MMC-based VSC valves | |
| JPH0783544B2 (ja) | 高電圧回路用半導体スイッチ素子の故障検出方法 | |
| JPS642011B2 (ja) | ||
| KR101624016B1 (ko) | 멀티레벨 인버터 제어 시스템 | |
| Djaghloul et al. | A fault-tolerant topology for single-phase H-bridge inverters addressing open-and short-circuit failures for industrial applications | |
| US20180367032A1 (en) | Signal transmission circuit | |
| US20030218839A1 (en) | Control arrangement and isolated power supplies for power electronic system | |
| JP2004007989A (ja) | 半導体パワーモジュールおよび複合パワーモジュール | |
| Wang et al. | Fast diagnosis of multiple open-circuit faults in a T-type inverter based on voltages across half-bridge switches | |
| CN103869262A (zh) | 一种运载火箭二次电源的测量装置 | |
| US6667601B2 (en) | Control arrangement and method for power electronic system | |
| JPWO2013157091A1 (ja) | 系統連系インバータ装置 | |
| JPH0862270A (ja) | コンデンサ故障検出回路 |