JPH01125818A - ヘテロ界面形成方法 - Google Patents
ヘテロ界面形成方法Info
- Publication number
- JPH01125818A JPH01125818A JP62282215A JP28221587A JPH01125818A JP H01125818 A JPH01125818 A JP H01125818A JP 62282215 A JP62282215 A JP 62282215A JP 28221587 A JP28221587 A JP 28221587A JP H01125818 A JPH01125818 A JP H01125818A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mixed crystal
- crystal
- interface
- molecular layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ヘテロ界面の形成方法に関し、特に分子線エ
ピタキシ法によって化合物半導体の高品質ヘテロ界面を
形成する方法に関する。
ピタキシ法によって化合物半導体の高品質ヘテロ界面を
形成する方法に関する。
［従来の技術］
２次元電子ガストランジスタや量子井戸レーザのような
化合物半導体のデバイスは、その多くが異種の半導体結
晶を接合したベテロ接合を利用するものである。ペテロ
接合界面（以下、ヘテロ界面と称する）の性質はキャリ
アの散乱や、発光、吸収等に影響し、デバイス特性を大
きく左右する。
化合物半導体のデバイスは、その多くが異種の半導体結
晶を接合したベテロ接合を利用するものである。ペテロ
接合界面（以下、ヘテロ界面と称する）の性質はキャリ
アの散乱や、発光、吸収等に影響し、デバイス特性を大
きく左右する。
従って、平坦かつ急峻で、不純物や欠陥のない高品質の
界面を形成することが重要である。このような急峻なヘ
テロ界面を形成する手段として分子線エピタキシ（Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、以下ＭＢ
Ｅと称する）法が広く行われている。
界面を形成することが重要である。このような急峻なヘ
テロ界面を形成する手段として分子線エピタキシ（Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、以下ＭＢ
Ｅと称する）法が広く行われている。
第２図は、このＭＢＥ法を行うために一般的に用いられ
るＭＢＥ装置の概略断面図を示したもので、イオンポン
プ等の真空ポンプ９によって超高真空に保たれた成長室
１中に、所望の結晶を構成する元素を含む原料を加熱し
、分子線状に各元素を噴出させる分子線源２０，２１，
２２．２３と、この分子線源２０．２１．２２．２３と
は独立に温度制御可能に基板４を加熱・保持する基板ホ
ルダ３とを設け、各分子線源２０，２１，２２．２３か
ら基板４に向けて原料元素の分子線を噴出させてエピタ
キシャル成長を行うものである。ＭＢＥ法では、各分子
線源の前方に配設されたシャッタ５ａ〜５ｄの開閉によ
り個々の分子線の断続を行うと共に、各原料の蒸発源の
温度設定により分子線強度の変調制御を行うことができ
る。
るＭＢＥ装置の概略断面図を示したもので、イオンポン
プ等の真空ポンプ９によって超高真空に保たれた成長室
１中に、所望の結晶を構成する元素を含む原料を加熱し
、分子線状に各元素を噴出させる分子線源２０，２１，
２２．２３と、この分子線源２０．２１．２２．２３と
は独立に温度制御可能に基板４を加熱・保持する基板ホ
ルダ３とを設け、各分子線源２０，２１，２２．２３か
ら基板４に向けて原料元素の分子線を噴出させてエピタ
キシャル成長を行うものである。ＭＢＥ法では、各分子
線源の前方に配設されたシャッタ５ａ〜５ｄの開閉によ
り個々の分子線の断続を行うと共に、各原料の蒸発源の
温度設定により分子線強度の変調制御を行うことができ
る。
従来、ＭＢＥ法において原子のオーダーで平坦かつ急峻
なペテロ界面を形成する方法としては、各分子線源２０
〜２３のシャッタ５８〜５ｄを閉じることで成長を界面
で中断し、数十秒ないし数分間待機することにより、界
面の平坦性を増す方法がＧａＡｓ／ ＃ＧａＡＳヘテロ
系について報告されている（ジャパニーズ・ジャーナル
・オブ・アプライド・フィジックス（Ｊｐｎ、Ｊ、Ａｐ
ｐｌ、Ｐｈｙｓ、 ）、２４． （１９８５）。
なペテロ界面を形成する方法としては、各分子線源２０
〜２３のシャッタ５８〜５ｄを閉じることで成長を界面
で中断し、数十秒ないし数分間待機することにより、界
面の平坦性を増す方法がＧａＡｓ／ ＃ＧａＡＳヘテロ
系について報告されている（ジャパニーズ・ジャーナル
・オブ・アプライド・フィジックス（Ｊｐｎ、Ｊ、Ａｐ
ｐｌ、Ｐｈｙｓ、 ）、２４． （１９８５）。
シ４１７頁）。ここではこの方法を、界面待ＩＸＩＭＢ
Ｅ法と呼ぶ。
Ｅ法と呼ぶ。
第３図は従来の界面待ＢＩＭＢＥ法によるペテロ界面形
成方法を工程順に模式的に説明した説明図である。ここ
ではＡｘＣｌ−ｘＤ３元混晶上にＡ、Ｂ１．Ｄ３元混晶
を界面待機ＭＢＥ法により積層゛する場合を説明する。
成方法を工程順に模式的に説明した説明図である。ここ
ではＡｘＣｌ−ｘＤ３元混晶上にＡ、Ｂ１．Ｄ３元混晶
を界面待機ＭＢＥ法により積層゛する場合を説明する。
なお、Ａ、Ｂ、Ｃは陽イオン性、Ｄは陰イオン性元素を
表す。また図中、Ｄ元素については省略した。
表す。また図中、Ｄ元素については省略した。
第２図において、分子線源２０．２１．２２および２３
にそれぞれＡ、Ｃ，ＢおよびＤの各元素の原料を入れ、
分子線源２０．２１および２３の前方のシャッタ５ａ。
にそれぞれＡ、Ｃ，ＢおよびＤの各元素の原料を入れ、
分子線源２０．２１および２３の前方のシャッタ５ａ。
５ｂおよび５ｄを開き、下地のＡｘＣｌ−ｘＤの成長を
行った後、ＡおよびＣ元素の分子線源２０および２１の
前方のシャッタ５ａおよび５ｂを閉じてＤ元素のみを照
射する状態とする。中断した瞬間には、第３図（ａ）に
示すように表面に高さ２分子層におよぶ凹凸が存在して
いる。しかし、そのまま９０〜１８０秒待期を続けると
表面上のＡおよびＣ原子あるいは分子が表面を拡散し、
表面のステップやキンクに捉えられて第３図（ｂ）に示
すように高さが１分子層の平坦な島を形成する。次に、
ＡおよびＢ元素の分子線源２０および２２の前方のシャ
ッタ５ａおよび５Ｃを開いて、平坦化された表面の上に
Ａ、Ｂ１．Ｄ３元混晶を成長させれば、第３図（Ｃ）に
示すように所望のヘテロ界面が得られる。
行った後、ＡおよびＣ元素の分子線源２０および２１の
前方のシャッタ５ａおよび５ｂを閉じてＤ元素のみを照
射する状態とする。中断した瞬間には、第３図（ａ）に
示すように表面に高さ２分子層におよぶ凹凸が存在して
いる。しかし、そのまま９０〜１８０秒待期を続けると
表面上のＡおよびＣ原子あるいは分子が表面を拡散し、
表面のステップやキンクに捉えられて第３図（ｂ）に示
すように高さが１分子層の平坦な島を形成する。次に、
ＡおよびＢ元素の分子線源２０および２２の前方のシャ
ッタ５ａおよび５Ｃを開いて、平坦化された表面の上に
Ａ、Ｂ１．Ｄ３元混晶を成長させれば、第３図（Ｃ）に
示すように所望のヘテロ界面が得られる。
こうして得られた界面の遷移領域の幅は、１分子層分で
あり、極めて急峻かつ平坦なものである。
あり、極めて急峻かつ平坦なものである。
［発明が解決しようとする問題点］
しかしながら、この１分子層分の遷移領域を詳細に検討
すると、この部分は陽イオン性元素としてＡ、Ｂ、０３
種類の元素が共存した４元混晶になっている。このこと
は次のような不利益をもたらす。即ち、４元混晶は３元
混晶よりもキャリアを散乱させやすい。また界面に望ま
しくないエネルギーポテンシャルの乱れが生じ、界面に
沿う方向へのキャリアの輸送を妨げる。この問題は、遷
移領域の４元混晶組成が界面に平行な面内で均一でない
ので、ことに重大である。界面にあけるポテンシャルの
乱れは、このような界面を持つ吊子井戸からの励起子発
光のスペクトル幅を拡げる動きをする。従って量子井戸
を光素子に応用する際には大きな問題である。
すると、この部分は陽イオン性元素としてＡ、Ｂ、０３
種類の元素が共存した４元混晶になっている。このこと
は次のような不利益をもたらす。即ち、４元混晶は３元
混晶よりもキャリアを散乱させやすい。また界面に望ま
しくないエネルギーポテンシャルの乱れが生じ、界面に
沿う方向へのキャリアの輸送を妨げる。この問題は、遷
移領域の４元混晶組成が界面に平行な面内で均一でない
ので、ことに重大である。界面にあけるポテンシャルの
乱れは、このような界面を持つ吊子井戸からの励起子発
光のスペクトル幅を拡げる動きをする。従って量子井戸
を光素子に応用する際には大きな問題である。
本発明の目的は、以上述べたような従来の問題点を解決
するためになされたもので、界面での望ましくない混晶
の形成を防止して高品質のヘテロ界面を形成する方法を
提供することにある。
するためになされたもので、界面での望ましくない混晶
の形成を防止して高品質のヘテロ界面を形成する方法を
提供することにある。
［問題点を解決するための手段］
本発明は、第１．の半導体Ｎ元混晶（Ｎは３以上の自然
数を表す）の上に該第１の半導体Ｎ元混晶と共通の陽イ
オン性元素と陰イオン性元素を少なくとも１個ずつ含む
第２の半導体Ｍ元混晶（Ｍは３以上の自然数を表す）を
積層してなる半導体ヘテロ界面の形成方法において、第
１の半導体Ｎ元混晶をエピタキシャル成長させる第１の
成長工程と、成長した第１の半導体Ｎ元混晶表面の段差
が１分子層となるように平坦化する表面平坦化工程と、
前記第１の半導体Ｎ元混晶と第２の半導体Ｍ元混晶に共
通の陽イオン性元素および陰イオン性元素からなる第３
の半導体０元結晶または混晶（Ｑは２≦Ｑ≦Ｎの自然数
を表す）を１分子層だけ成長させる第２の成長工程と、
前記第２の半導体Ｍ元混晶をエピタキシャル成長させる
第３の成長工程とを有してなることを特徴とするヘテロ
界面形成方法である。
数を表す）の上に該第１の半導体Ｎ元混晶と共通の陽イ
オン性元素と陰イオン性元素を少なくとも１個ずつ含む
第２の半導体Ｍ元混晶（Ｍは３以上の自然数を表す）を
積層してなる半導体ヘテロ界面の形成方法において、第
１の半導体Ｎ元混晶をエピタキシャル成長させる第１の
成長工程と、成長した第１の半導体Ｎ元混晶表面の段差
が１分子層となるように平坦化する表面平坦化工程と、
前記第１の半導体Ｎ元混晶と第２の半導体Ｍ元混晶に共
通の陽イオン性元素および陰イオン性元素からなる第３
の半導体０元結晶または混晶（Ｑは２≦Ｑ≦Ｎの自然数
を表す）を１分子層だけ成長させる第２の成長工程と、
前記第２の半導体Ｍ元混晶をエピタキシャル成長させる
第３の成長工程とを有してなることを特徴とするヘテロ
界面形成方法である。
［作用］
第１図は本発明によるヘテロ界面形成方法を工程順に模
式的に説明した説明図である。ここではＡｘＣｌ−ｘＤ
３元混晶上にＡ、Ｂ１−ＶＤ３元混晶を積層する場合を
説明する。なお、Ａ、Ｂ、Ｃは陽イオン性、Ｄは陰イオ
ン性元素を表す。また図中、Ｄ元素については省略した
。
式的に説明した説明図である。ここではＡｘＣｌ−ｘＤ
３元混晶上にＡ、Ｂ１−ＶＤ３元混晶を積層する場合を
説明する。なお、Ａ、Ｂ、Ｃは陽イオン性、Ｄは陰イオ
ン性元素を表す。また図中、Ｄ元素については省略した
。
第１図（ａ）は下地のＡｘＣｌ−ｘＤの成長を行った後
、成長を中断した時の下地の半導体３元混晶の表面を示
したものである。次に、平坦化を行って、第１図（ｂ）
に示すような表面状態とした後、第１および第２の半導
体混晶に共通の元素からなる結晶を１分子層分成長させ
ると第１図（Ｃ）に示す如くなり、界面の遷移領域には
、高々Ｎ元の混晶しか形成されない。次いで第１図（ｄ
）に示すように、第２の半導体混晶であるＡ、Ｂ１．Ｄ
を積層してヘテロ構造を形成する。この方法によれば、
従来の方法のように下地の混晶より次数の高い、即ちキ
ャリアを散乱しゃすい混晶が形成されることがなく、キ
ャリアの輸送効率の高い界面が得られる。
、成長を中断した時の下地の半導体３元混晶の表面を示
したものである。次に、平坦化を行って、第１図（ｂ）
に示すような表面状態とした後、第１および第２の半導
体混晶に共通の元素からなる結晶を１分子層分成長させ
ると第１図（Ｃ）に示す如くなり、界面の遷移領域には
、高々Ｎ元の混晶しか形成されない。次いで第１図（ｄ
）に示すように、第２の半導体混晶であるＡ、Ｂ１．Ｄ
を積層してヘテロ構造を形成する。この方法によれば、
従来の方法のように下地の混晶より次数の高い、即ちキ
ャリアを散乱しゃすい混晶が形成されることがなく、キ
ャリアの輸送効率の高い界面が得られる。
［実施例］
以下、図面を参照しながら本発明の一実施例を説明する
。
。
本発明の方法に用いられるＭＢＥ装置としては例えば前
記の第２図に示すような装置を用いることができる。以
下、例として第１図の説明図におけるＡをＩｎ、 ３を
Ｇａ、 Ｃ＠Ａｌｌ、 ＤをＡＳとし、ＩｎＰ（００１
）基板上に第１の半導体Ｎ元混晶として、Ｉｎ、 Ｍ、
−ｘＡｓ （ｘ＝０．５２）を、第２のＭ元竿導体混晶
としてＩｎ、 Ｇａ１−、 ＡＳ （Ｖ＝０．５３）を
積層してヘテロ構造を形成する場合について述べる。
記の第２図に示すような装置を用いることができる。以
下、例として第１図の説明図におけるＡをＩｎ、 ３を
Ｇａ、 Ｃ＠Ａｌｌ、 ＤをＡＳとし、ＩｎＰ（００１
）基板上に第１の半導体Ｎ元混晶として、Ｉｎ、 Ｍ、
−ｘＡｓ （ｘ＝０．５２）を、第２のＭ元竿導体混晶
としてＩｎ、 Ｇａ１−、 ＡＳ （Ｖ＝０．５３）を
積層してヘテロ構造を形成する場合について述べる。
第２図に示すＭＢＥ装置の各分子線源は、それぞれ２０
にＩｎ、 ２１にＧａ、 ２２にＭ、２３にＡｓが原料
として充填されている。
にＩｎ、 ２１にＧａ、 ２２にＭ、２３にＡｓが原料
として充填されている。
まず、通常の方法によりＩｎＰ（００１）基板４を有機
洗浄し、化学的にエツチングして清浄化した復、ｉｏ”
Ｔｏｒｒ台の超高真空に排気された成長室１中。
洗浄し、化学的にエツチングして清浄化した復、ｉｏ”
Ｔｏｒｒ台の超高真空に排気された成長室１中。
の基板ホルダ３に装着する。
成長開始に先立ち、Ｉｎ、 Ｇａ、 ＃の各分子線源２
０゜２１．２２は所望の組成、即らＩｎｘＡＪ！１−ｘ
Ａｓ （ｘ＝０．５２＞とＩｎ、 Ｇａ１−ｖＡＳ （
Ｖ＝０．５３）が得られるように温度制御される。また
、Ａｓ分子線源２３も、ＩｎＰ基板４表面において２
Ｘ １０−”Ｔｏｒｒの強度が得られるように温度を制
御する。Ａｓ分子線源２３の前方のシャッタ５ｄを開け
、Ａｓ分子線をＩｎＰ基板４に照射しつつ、基板ホルダ
３に取付けられた抵抗ヒータの温度を上げ、Ａｓ圧下で
ＩｎＰ基板４の表面を熱クリーニングする。通常、５４
０℃で表面の酸化膜や汚れが脱離し、表面が清浄となる
。次に基板温度を５５０℃に安定させ、ＩｎとＭの分子
線源２０．２２の前方のシャッタ５ａ、 ５ｃを開けて
、Ｉｎ０．５２Ｍ０．４８ＡＳを０．５ｐｍ成長さげる
（第１の成長工程）。典型的な成長。
０゜２１．２２は所望の組成、即らＩｎｘＡＪ！１−ｘ
Ａｓ （ｘ＝０．５２＞とＩｎ、 Ｇａ１−ｖＡＳ （
Ｖ＝０．５３）が得られるように温度制御される。また
、Ａｓ分子線源２３も、ＩｎＰ基板４表面において２
Ｘ １０−”Ｔｏｒｒの強度が得られるように温度を制
御する。Ａｓ分子線源２３の前方のシャッタ５ｄを開け
、Ａｓ分子線をＩｎＰ基板４に照射しつつ、基板ホルダ
３に取付けられた抵抗ヒータの温度を上げ、Ａｓ圧下で
ＩｎＰ基板４の表面を熱クリーニングする。通常、５４
０℃で表面の酸化膜や汚れが脱離し、表面が清浄となる
。次に基板温度を５５０℃に安定させ、ＩｎとＭの分子
線源２０．２２の前方のシャッタ５ａ、 ５ｃを開けて
、Ｉｎ０．５２Ｍ０．４８ＡＳを０．５ｐｍ成長さげる
（第１の成長工程）。典型的な成長。
速度は０．８１Ｊｆｎ／ｈでｉｌ＞ッた。
次に、ＩｎとＮの分子線源２０．２２のシャッタ５ａ。
５Ｃを閉じて成長を中断する。ここで成長の中断の瞬間
は前記の第１図（ａ）に対応する。
は前記の第１図（ａ）に対応する。
次いで、そのままＡＳを照射しながら１２０秒待機を行
って平坦化を行う（平坦化工程）。この状態は前記の第
１図（ｂ）に対応する。
って平坦化を行う（平坦化工程）。この状態は前記の第
１図（ｂ）に対応する。
次に、Ｉｎの分子線源２０の前方のシャッタ５ａを１分
子層の厚さ、即ち、約２．９３人に相当する２、５秒だ
け開ける。この第２の成長工程により表面がＩｎＡｓに
より覆われる（第１図（Ｃ）に対応）。
子層の厚さ、即ち、約２．９３人に相当する２、５秒だ
け開ける。この第２の成長工程により表面がＩｎＡｓに
より覆われる（第１図（Ｃ）に対応）。
続いて、Ｇａの分子線源２１の前方のシャッタ５ｂを開
け、Ｉｎ（、５３Ｇａ０．４７ＡＳを成長させ、第３の
成長工程を行う。
け、Ｉｎ（、５３Ｇａ０．４７ＡＳを成長させ、第３の
成長工程を行う。
以上の工程により前記第１図（ｄ）に対応するヘテロ界
面が形成される。このヘテロ界面では、界面に平行な方
向には４元混晶は存在せず、界面は３元混晶であるＩｎ
ｘ、＃１−ｘ、ＡｓからＩｎｙ、Ｇａ１−ｙ、ＡＳへ急
峻に切替っている。従って、従来の界面待ＢＩＭＢＥ法
では避けられない、４元混晶よりなる界面遷移領域が生
じず、高品質な界面が得られる。界面にできるＩｎ、
・Ｍ １−、 ｔＡｓとＩｎｙ・Ｇａ１−ｙ−Ａｓは、
必ずしもＩｎＰ基板４に格子整合しないが、１分子層し
かないのでその影響はほとんど無視できる。
面が形成される。このヘテロ界面では、界面に平行な方
向には４元混晶は存在せず、界面は３元混晶であるＩｎ
ｘ、＃１−ｘ、ＡｓからＩｎｙ、Ｇａ１−ｙ、ＡＳへ急
峻に切替っている。従って、従来の界面待ＢＩＭＢＥ法
では避けられない、４元混晶よりなる界面遷移領域が生
じず、高品質な界面が得られる。界面にできるＩｎ、
・Ｍ １−、 ｔＡｓとＩｎｙ・Ｇａ１−ｙ−Ａｓは、
必ずしもＩｎＰ基板４に格子整合しないが、１分子層し
かないのでその影響はほとんど無視できる。
［発明の効果］
以上述べたように、本発明のヘテロ界面形成方法によれ
ば、界面が１分子層の高ざの平坦な島から形成され、極
めて急峻であるだけでなく、キャリアを散乱したり、エ
ネルギーポテンシャルを乱す望ましくない混晶層を生じ
ない。この結果、ペテロ界面に沿ったキャリアの輸送現
象を利用した電子デバイスの作製や、界面での混晶（合
金）散乱が発光スペクトル幅に影響する量子井戸を用い
た光素子の作製に適する。
ば、界面が１分子層の高ざの平坦な島から形成され、極
めて急峻であるだけでなく、キャリアを散乱したり、エ
ネルギーポテンシャルを乱す望ましくない混晶層を生じ
ない。この結果、ペテロ界面に沿ったキャリアの輸送現
象を利用した電子デバイスの作製や、界面での混晶（合
金）散乱が発光スペクトル幅に影響する量子井戸を用い
た光素子の作製に適する。
【図面の簡単な説明】
第１図は本発明のヘテロ界面形成方法を模式的に説明し
た工程図、第２図は本発明の方法に用いられるＭＢＥ装
置の一例を示す概略断面図、第３図は従来の界面時ＩＭ
ＢＥ法によるペテロ界面の形成方法を模式的に説明した
工程図である。 １・・・成長室 ３・・・基板ホルダ４・・・
基板 ５ａ〜５ｄ・・・シャッタ９・・・真
空ポンプ ２０〜２３・・・分子線源Ａ、Ｂ、Ｃ・
・・陽イオン性元素 Ｄ・・・陰イオン性元素
た工程図、第２図は本発明の方法に用いられるＭＢＥ装
置の一例を示す概略断面図、第３図は従来の界面時ＩＭ
ＢＥ法によるペテロ界面の形成方法を模式的に説明した
工程図である。 １・・・成長室 ３・・・基板ホルダ４・・・
基板 ５ａ〜５ｄ・・・シャッタ９・・・真
空ポンプ ２０〜２３・・・分子線源Ａ、Ｂ、Ｃ・
・・陽イオン性元素 Ｄ・・・陰イオン性元素
Claims (1)
- （１）第１の半導体Ｎ元混晶（Ｎは３以上の自然数を表
す）の上に該第１の半導体Ｎ元混晶と共通の陽イオン性
元素と陰イオン性元素を少なくとも１個ずつ含む第２の
半導体Ｍ元混晶（Ｍは３以上の自然数を表す）を積層し
てなる半導体ヘテロ界面の形成方法において、第１の半
導体Ｎ元混晶をエピタキシャル成長させる第１の成長工
程と、成長した第１の半導体Ｎ元混晶表面の段差が１分
子層となるように平坦化する表面平坦化工程と、前記第
１の半導体Ｎ元混晶と第２の半導体Ｍ元混晶に共通の陽
イオン性元素および陰イオン性元素からなる第３の半導
体Ｑ元結晶または混晶（Ｑは２≦Ｑ≦Ｎの自然数を表す
）を１分子層だけ成長させる第２の成長工程と、前記第
２の半導体Ｍ元混晶をエピタキシャル成長させる第３の
成長工程とを有してなることを特徴とするヘテロ界面形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282215A JPH0727865B2 (ja) | 1987-11-10 | 1987-11-10 | ヘテロ界面形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282215A JPH0727865B2 (ja) | 1987-11-10 | 1987-11-10 | ヘテロ界面形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125818A true JPH01125818A (ja) | 1989-05-18 |
| JPH0727865B2 JPH0727865B2 (ja) | 1995-03-29 |
Family
ID=17649557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62282215A Expired - Fee Related JPH0727865B2 (ja) | 1987-11-10 | 1987-11-10 | ヘテロ界面形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727865B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041427A (ja) * | 1990-04-13 | 1992-01-06 | Yanmar Diesel Engine Co Ltd | 防音型作業装置 |
| JP2002240790A (ja) * | 2001-02-14 | 2002-08-28 | Honda Motor Co Ltd | 船外機の冷却通路構造 |
-
1987
- 1987-11-10 JP JP62282215A patent/JPH0727865B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041427A (ja) * | 1990-04-13 | 1992-01-06 | Yanmar Diesel Engine Co Ltd | 防音型作業装置 |
| JP2002240790A (ja) * | 2001-02-14 | 2002-08-28 | Honda Motor Co Ltd | 船外機の冷却通路構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727865B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3855061B2 (ja) | Ｓｉ基板上への化合物半導体薄膜形成方法 | |
| Ballabio et al. | GaAs epilayers grown on patterned (001) silicon substrates via suspended Ge layers | |
| JP2905667B2 (ja) | Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 | |
| FR2921200A1 (fr) | Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication | |
| Nanishi et al. | Plasma-excited MBE—Proposal and achievements through R&D of compound semiconductor materials and devices | |
| US5432124A (en) | Method of manufacturing compound semiconductor | |
| JPH0727865B2 (ja) | ヘテロ界面形成方法 | |
| US5132247A (en) | Quantum effective device and process for its production | |
| US5134091A (en) | Quantum effective device and process for its production | |
| JPS61225817A (ja) | 分子線エピタキシヤル装置 | |
| Usami et al. | Molecular beam epitaxy of GaAs on nearly lattice-matched SiGe substrates grown by the multicomponent zone-melting method | |
| JP2682511B2 (ja) | ２−６族化合物半導体薄膜及びその製造方法 | |
| JPH0786183A (ja) | 半導体結晶の成長方法 | |
| JP2996715B2 (ja) | 量子井戸箱の作製方法 | |
| Horikoshi | Epitaxial growth of III–V compound semiconductor thin films and their device applications | |
| JPH0787179B2 (ja) | 超格子半導体装置の製造方法 | |
| US5940723A (en) | Heteroepitaxial growth of III-V materials | |
| JPH09118588A (ja) | 分子線エピタキシャル成長方法及びその装置 | |
| Manninen | Improving Group IV Photonics: Examining Material Properties of Epitaxially Grown, Low-Temperature Silicon and Gallium-Doped Silicon Thin Films | |
| JP2870061B2 (ja) | 超格子構造素子 | |
| JP2528179B2 (ja) | ヘテロ構造化合物半導体装置の製造方法 | |
| JPH01128516A (ja) | 半導体結晶成長法 | |
| Ohmachi et al. | GaAs/Ge Crystal Growth on Si and SiO2/Si Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |