JPH01129443A - 多層配線構造の半導体装置の製造方法 - Google Patents
多層配線構造の半導体装置の製造方法Info
- Publication number
- JPH01129443A JPH01129443A JP28793087A JP28793087A JPH01129443A JP H01129443 A JPH01129443 A JP H01129443A JP 28793087 A JP28793087 A JP 28793087A JP 28793087 A JP28793087 A JP 28793087A JP H01129443 A JPH01129443 A JP H01129443A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- insulating film
- film
- trench
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000000992 sputter etching Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、平坦な多層配線が形成された多層配線構造の
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
［従来の技術］
第４図は従来方法により製造された多層配線構造の半導
体装置を示す断面図である。この従来方法においては、
先ず、半導体基板１上に第１絶縁膜２を形成し、この第
１絶縁［２上に金属膜を形成した後、パターニングして
第１導電路３を形成する９次いで、全面に窒化膜等の第
２絶縁膜４を形成し、この第２絶縁膜４の上面の段差が
大きい部分にシリカ（シリコン酸化物；以下、ＳＯＧと
いう）塗布液を塗布してこの段差をＳＯＧ領域５により
埋める。その後、第２導電路６をパターン形成する。こ
の従来技術においては、ＳＯＧ領域５により段差を埋め
ることによって、上層配線層（第２導電路６）の断線を
防止している。
体装置を示す断面図である。この従来方法においては、
先ず、半導体基板１上に第１絶縁膜２を形成し、この第
１絶縁［２上に金属膜を形成した後、パターニングして
第１導電路３を形成する９次いで、全面に窒化膜等の第
２絶縁膜４を形成し、この第２絶縁膜４の上面の段差が
大きい部分にシリカ（シリコン酸化物；以下、ＳＯＧと
いう）塗布液を塗布してこの段差をＳＯＧ領域５により
埋める。その後、第２導電路６をパターン形成する。こ
の従来技術においては、ＳＯＧ領域５により段差を埋め
ることによって、上層配線層（第２導電路６）の断線を
防止している。
一方、第５図に示す従来技術（特開昭５Ｏ−８８９８８
）においては、半導体基板ｌ上に第１絶縁膜２を形成し
、この第１、絶縁膜２にその側面が傾斜した溝７を形成
し、この溝７内に金属膜をバターニングして第１導電路
３を形成する。そして、全面に第２絶縁膜４を形成し、
この第２絶縁膜４上に第２導電路６をパターン形成する
。この溝７の側面は第１絶縁膜２に対して１５乃至４５
″の角度で傾斜し、第１導電路３が第１絶縁膜２の上面
から上方へ突出する部分の高さが３０００Å以下である
。
）においては、半導体基板ｌ上に第１絶縁膜２を形成し
、この第１、絶縁膜２にその側面が傾斜した溝７を形成
し、この溝７内に金属膜をバターニングして第１導電路
３を形成する。そして、全面に第２絶縁膜４を形成し、
この第２絶縁膜４上に第２導電路６をパターン形成する
。この溝７の側面は第１絶縁膜２に対して１５乃至４５
″の角度で傾斜し、第１導電路３が第１絶縁膜２の上面
から上方へ突出する部分の高さが３０００Å以下である
。
［発明が解決しようとする問題点］
しかしながら、上述した第４図に示す従来技術において
は、積層された配線が多層の場合に凹凸が大きくなり、
配線が困難になるという問題点がある。特に、バイポー
ラ集積回路の場合は、第１絶縁膜２上の第１導電路３の
膜厚が約１μｍ存在する。このため、第２導電路６の配
線切れを防止すべく、第２絶縁膜４の膜厚を１μｍ以上
と厚くすると共に、断差が大きい部分には比較的粘性が
高い絶縁物であるＳＯＧを塗布してＳＯＧ領域５を埋め
込んでいるものの、配線が３層以上になる場合は、凹凸
が大きくなり、配線しにくくなるという問題点がある。
は、積層された配線が多層の場合に凹凸が大きくなり、
配線が困難になるという問題点がある。特に、バイポー
ラ集積回路の場合は、第１絶縁膜２上の第１導電路３の
膜厚が約１μｍ存在する。このため、第２導電路６の配
線切れを防止すべく、第２絶縁膜４の膜厚を１μｍ以上
と厚くすると共に、断差が大きい部分には比較的粘性が
高い絶縁物であるＳＯＧを塗布してＳＯＧ領域５を埋め
込んでいるものの、配線が３層以上になる場合は、凹凸
が大きくなり、配線しにくくなるという問題点がある。
また、第５図に示す従来技術においては、第１導電路３
をその側面が１５乃至４５°のテーパー角で傾斜した溝
７の中に形成し、その上を第２絶縁膜４で被覆している
が、テーパーが付いた領域の上方に第２絶縁膜４のくぼ
みが生じ、このため第２導電路６のステップカバレッジ
が劣化する虞れがあるという問題点がある。
をその側面が１５乃至４５°のテーパー角で傾斜した溝
７の中に形成し、その上を第２絶縁膜４で被覆している
が、テーパーが付いた領域の上方に第２絶縁膜４のくぼ
みが生じ、このため第２導電路６のステップカバレッジ
が劣化する虞れがあるという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
絶縁不良及び断線等が生じる危険性を回避することがで
き、平坦な多層配線を設けることができる多層配線構造
の半導体装置の製造方法を提供することを目的とする。
絶縁不良及び断線等が生じる危険性を回避することがで
き、平坦な多層配線を設けることができる多層配線構造
の半導体装置の製造方法を提供することを目的とする。
［問題点を解決するための手段］
本発明に係る多層配線構造の半導体装置の製造方法は、
半導体素子が形成された半導体基板１に絶縁膜を形成す
る工程と９、この絶縁膜をその厚さ方向の一部を残存さ
せて所定のパターンでエツチング除去して溝を形成する
工程と、前記溝の内部に金属層を被着して導電路を形成
する工程と、前記溝の側面と導電路の側面との間隙を充
填しつつシリカ塗布膜を被着する工程と、このシリカ塗
布膜をエッチバックして前記導電路の表面を露出させる
工程と、を有することを特徴とする。
半導体素子が形成された半導体基板１に絶縁膜を形成す
る工程と９、この絶縁膜をその厚さ方向の一部を残存さ
せて所定のパターンでエツチング除去して溝を形成する
工程と、前記溝の内部に金属層を被着して導電路を形成
する工程と、前記溝の側面と導電路の側面との間隙を充
填しつつシリカ塗布膜を被着する工程と、このシリカ塗
布膜をエッチバックして前記導電路の表面を露出させる
工程と、を有することを特徴とする。
［作用］
本発明においては、半導体基板上の絶縁膜に、形成せん
とする導電路の幅より若干幅広の溝を形成し、この溝に
導電路を形成した後、導電路と溝側面との間をシリカ塗
布膜で埋めつくす。そして、このシリカ塗布膜をエッチ
バックして導電路の表面を露出させる。これにより、導
電路を絶縁膜内に埋め込むことができ、しかもこの導電
路の表面と絶縁膜の表面とは略々面一であり、従って、
エッチバック処理後に、全面に第２の絶縁膜を形成した
場合は、くぼみがない平坦な絶縁膜を形成することがで
きる。このため、第２の絶縁膜上に第２の導電路を形成
すれば、第２の絶縁膜において絶縁不良は発生せず、ま
た第２の導電路に断線は発生しない。
とする導電路の幅より若干幅広の溝を形成し、この溝に
導電路を形成した後、導電路と溝側面との間をシリカ塗
布膜で埋めつくす。そして、このシリカ塗布膜をエッチ
バックして導電路の表面を露出させる。これにより、導
電路を絶縁膜内に埋め込むことができ、しかもこの導電
路の表面と絶縁膜の表面とは略々面一であり、従って、
エッチバック処理後に、全面に第２の絶縁膜を形成した
場合は、くぼみがない平坦な絶縁膜を形成することがで
きる。このため、第２の絶縁膜上に第２の導電路を形成
すれば、第２の絶縁膜において絶縁不良は発生せず、ま
た第２の導電路に断線は発生しない。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図（ａ）乃至（Ｃ）は本発明の実施例に係る多層配
線構造の半導体装置の製造方法を工程順に示す断面図、
第２図（ａ）はこの実施例方法１２．−より形成した多
層配線構造を示す断面図、第２［閃（ｂ）は同じくその
平面図である。
線構造の半導体装置の製造方法を工程順に示す断面図、
第２図（ａ）はこの実施例方法１２．−より形成した多
層配線構造を示す断面図、第２［閃（ｂ）は同じくその
平面図である。
先ず、第１図（ａ）に示すように半導体基板１１の表面
に熱酸化膜等の第１絶縁膜１２を形成する。次いで、後
工程で形成すべき第１導電路の幅より若干幅が大きい溝
１３を沸酸等のエツチング液によりエツチングして形成
する。この溝１３の深さは第１導電路を構成する金属層
の厚さと同程度であって、：の第１導電路が埋まる位の
ものく約１μｍ）と１２、溝１３の底部には寄生ＭＯ３
効果が生じない程度（５００Å以上）の厚さの第１絶縁
膜１２を残存させる。
に熱酸化膜等の第１絶縁膜１２を形成する。次いで、後
工程で形成すべき第１導電路の幅より若干幅が大きい溝
１３を沸酸等のエツチング液によりエツチングして形成
する。この溝１３の深さは第１導電路を構成する金属層
の厚さと同程度であって、：の第１導電路が埋まる位の
ものく約１μｍ）と１２、溝１３の底部には寄生ＭＯ３
効果が生じない程度（５００Å以上）の厚さの第１絶縁
膜１２を残存させる。
次に、第１図（ｂ）に示すように、全面に金属層を形成
した後パターニングして、溝１３内に第】導電路１４を
形成する。この第１、導電路１４の幅は溝１３の幅より
若干狭いので、第１絶縁膜】２め溝１３の側面と第１導
電路１４との間に間隙が′ｔじる。そこで、この間隙を
埋めるようにして８０Ｇ膜１５を全面に塗布する。
した後パターニングして、溝１３内に第】導電路１４を
形成する。この第１、導電路１４の幅は溝１３の幅より
若干狭いので、第１絶縁膜】２め溝１３の側面と第１導
電路１４との間に間隙が′ｔじる。そこで、この間隙を
埋めるようにして８０Ｇ膜１５を全面に塗布する。
１−Ｊ＜いで、第１図（ｃ）に示すように、ＳＯＧ膜１
−！５をＣＦ４等のガスによるイオンエツチングにより
エッチバックして、第１導電路１４及び第１絶縁膜１２
の表面を露出させ、前記間隙にのみＳＯｃ＝を残存させ
て、ＳＯＧ領域１５ａを設ける。
−！５をＣＦ４等のガスによるイオンエツチングにより
エッチバックして、第１導電路１４及び第１絶縁膜１２
の表面を露出させ、前記間隙にのみＳＯｃ＝を残存させ
て、ＳＯＧ領域１５ａを設ける。
こえ１．１・こより、第１導電路１４をその表面と第１
絶縁膜１２の表面とが略々面一になるように第１絶縁膜
１２内に埋め込んで形成することができる。
絶縁膜１２の表面とが略々面一になるように第１絶縁膜
１２内に埋め込んで形成することができる。
、−の後、プラズマＣＶＤ法により約１μｍの厚さ○窒
化膜等を堆積して第２絶縁膜】。６を全面に形成する。
化膜等を堆積して第２絶縁膜】。６を全面に形成する。
次いで、第２絶縁膜１６上に第１導電路１４と直交する
第２導電路１７を布線する。
第２導電路１７を布線する。
二二・ハようにして形成された第１絶縁膜１２と第１
”Ｉ’ 電路１４とは、その表面の段差が小さく、千に
’ｓ、 ”：ｔ’、が高い。従って、第１導電路１４と
第２導電路１７との間に形成される第２絶縁膜】６は極
めて平坦性が高く、段差部がないため絶縁不良が回避さ
れる。また、第２絶縁膜１６上の第２導電路１７が断線
することもない。このようにして、安定して２層以上の
多層配線を形成することができる。
”Ｉ’ 電路１４とは、その表面の段差が小さく、千に
’ｓ、 ”：ｔ’、が高い。従って、第１導電路１４と
第２導電路１７との間に形成される第２絶縁膜】６は極
めて平坦性が高く、段差部がないため絶縁不良が回避さ
れる。また、第２絶縁膜１６上の第２導電路１７が断線
することもない。このようにして、安定して２層以上の
多層配線を形成することができる。
第３図は本発明の第２の実施例方法により製造された多
層配線構造の半導体装置を示す断面図である。この実施
例においては、第１の実施例のように、第１絶縁ｗＡ１
２を単層の熱酸化膜により形成するのではなく、第１絶
縁膜１２を、先ず熱酸化により下層絶縁膜１８を形成し
、この下層絶縁膜１８の上に常圧ＣＶＤ法により酸化膜
を埋積させて上層絶縁膜１９を形成することにより、２
層構造にしている。そして、上層絶縁膜１９又は下層及
び上層絶縁膜１８．１９を選択的にエツチングし、下層
絶縁膜１８の少なくとも一部を残存させて溝１３を形成
する。その後、この講１３に第１導電路１４を形成する
。
層配線構造の半導体装置を示す断面図である。この実施
例においては、第１の実施例のように、第１絶縁ｗＡ１
２を単層の熱酸化膜により形成するのではなく、第１絶
縁膜１２を、先ず熱酸化により下層絶縁膜１８を形成し
、この下層絶縁膜１８の上に常圧ＣＶＤ法により酸化膜
を埋積させて上層絶縁膜１９を形成することにより、２
層構造にしている。そして、上層絶縁膜１９又は下層及
び上層絶縁膜１８．１９を選択的にエツチングし、下層
絶縁膜１８の少なくとも一部を残存させて溝１３を形成
する。その後、この講１３に第１導電路１４を形成する
。
次に、第１導電路１４と溝１３の側面との間隙４こＳ
ＯＧを充填するようにして全体をＳＯＧ膜により被覆し
、このＳ ＯＧ膜をエッチバックして第１４電路１４の
表面及び上層絶縁層１つの表面上の“６０Ｇ膜を取去り
、前記間隙にＳＯＧ領域１５ａを残存させる。次いで、
第２絶縁膜１６及び第２導電路１７を第１の実施例と同
様にして形成する。
ＯＧを充填するようにして全体をＳＯＧ膜により被覆し
、このＳ ＯＧ膜をエッチバックして第１４電路１４の
表面及び上層絶縁層１つの表面上の“６０Ｇ膜を取去り
、前記間隙にＳＯＧ領域１５ａを残存させる。次いで、
第２絶縁膜１６及び第２導電路１７を第１の実施例と同
様にして形成する。
この実施例においても、第１導電路４の表面と第１絶縁
膜１２の上層絶縁膜膜１つの表面とは略ζ面一で平坦で
あるから、第１の実施例と同様の効果を奏する。また、
この実施例においては、第１絶縁膜１２を下層及び上層
絶縁膜１８．１９の、２層構造にしたから、下層の熱酸
化により形成する絶縁膜１８が薄くてすむ。このため、
素子形成段階で熱酸化時間が短いという利点がある。
膜１２の上層絶縁膜膜１つの表面とは略ζ面一で平坦で
あるから、第１の実施例と同様の効果を奏する。また、
この実施例においては、第１絶縁膜１２を下層及び上層
絶縁膜１８．１９の、２層構造にしたから、下層の熱酸
化により形成する絶縁膜１８が薄くてすむ。このため、
素子形成段階で熱酸化時間が短いという利点がある。
し発明の効果］
１１上説明したように、本発明によれば絶縁膜におけも
導電路形成予定領域よりやや大きい幅の溝をエツチング
によりパターン形成し、この溝の中に導電路を形成する
と共に、導電路と溝との間隙をシリカで埋めて平坦化す
るから、この導電路上に、更に他の絶縁膜及び導電路を
形成した場合に、絶縁不良及び断線等の配線上の欠陥を
回避することができる。従って、本発明によれば、２層
以上の多層配線を極めて安定して、且つ、絶縁不良及び
断線等が生じることなく形成することができ、半導体装
置の製造上、多大の効果を奏する。
導電路形成予定領域よりやや大きい幅の溝をエツチング
によりパターン形成し、この溝の中に導電路を形成する
と共に、導電路と溝との間隙をシリカで埋めて平坦化す
るから、この導電路上に、更に他の絶縁膜及び導電路を
形成した場合に、絶縁不良及び断線等の配線上の欠陥を
回避することができる。従って、本発明によれば、２層
以上の多層配線を極めて安定して、且つ、絶縁不良及び
断線等が生じることなく形成することができ、半導体装
置の製造上、多大の効果を奏する。
第１図（ａ）乃至＜ｃ＞は本発明の実施例に係る多層配
線構造の半導体装置の製造方法を工程順に示す断面図、
第２図（ａ）はこの実施例方法により形成された多層配
線構造を示す断面図、第２図（ｂ）は同じくその平面図
、第３図は第２の実施例方法により形成された多層配線
構造を示す断面図、第４図及び第５図は従来方法により
製造された多層配線構造の半導体装置を示す断面図であ
る。
線構造の半導体装置の製造方法を工程順に示す断面図、
第２図（ａ）はこの実施例方法により形成された多層配
線構造を示す断面図、第２図（ｂ）は同じくその平面図
、第３図は第２の実施例方法により形成された多層配線
構造を示す断面図、第４図及び第５図は従来方法により
製造された多層配線構造の半導体装置を示す断面図であ
る。
Claims (2)
- （１）半導体素子が形成された半導体基板上に絶縁膜を
形成する工程と、この絶縁膜をその厚さ方向の一部を残
存させて所定のパターンでエッチング除去して溝を形成
する工程と、前記溝の内部に金属層を被着して導電路を
形成する工程と、前記溝の側面と導電路の側面との間隙
を充填しつつシリカ塗布膜を被着する工程と、このシリ
カ塗布膜をエッチバックして前記導電路の表面を露出さ
せる工程と、を有することを特徴とする多層配線構造の
半導体装置の製造方法。 - （２）前記絶縁膜は２層構造を有し、前記溝を形成する
工程においては少なくとも上層の絶縁膜を所定のパター
ンでエッチングして除去し下層の絶縁膜の少なくとも一
部を残存させて前記溝を形成することを特徴とする特許
請求の範囲第１項に記載の多層配線構造の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28793087A JPH01129443A (ja) | 1987-11-14 | 1987-11-14 | 多層配線構造の半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28793087A JPH01129443A (ja) | 1987-11-14 | 1987-11-14 | 多層配線構造の半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129443A true JPH01129443A (ja) | 1989-05-22 |
Family
ID=17723570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28793087A Pending JPH01129443A (ja) | 1987-11-14 | 1987-11-14 | 多層配線構造の半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129443A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 | ||
| JPS62247549A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-14 JP JP28793087A patent/JPH01129443A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 | ||
| JPS62247549A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH01129443A (ja) | 多層配線構造の半導体装置の製造方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS58199553A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH06216130A (ja) | 高集積半導体接続装置の製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPS6155943A (ja) | 半導体装置の製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 |