JPH01129609A - スイッチ入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明は、ロータリースイッチ等の如く多数の接点のう
ちの一つが選択されるスイッチが直接接続できる集積回
路に内蔵されるスイッチ入力回路に関する。

（ロ）従来の技術 従来、ロータリースイッチの接点が直接接続できる集積
回路では、第４図に示される如く、複数のスイッチ入力
端子（１）を、スイッチ（２）の接点（３）と電源ＶＤ
Ｄに接続されたプルアップ抵抗（４）に接続し、また、
スイッチ（２）の接片を接地することにより、接点（３
）のいずれか一つを接地レベル“０”に引き下げ、“θ
″の信号をスイッチ入力端子（１）に印加している。ス
イッチ（２）は、接片を切り換える際に接点（３）との
接触によりチャタリングが発生するため、集積回路内部
には、スイッチ入力端子（１）からスイッチ信号が印加
されたチャタリングを除去するためのチャタリング除去
回路（５）が設けられ、該チャタリング除去回路（５）
の出力がスイッチ信号を必要とする内部論理回路（６）
に印加される。内部論理回路（６）は、スイッチ信号に
よって定められた値がプリセットされるカウンタであっ
たり、あるいは、スイッチ信号によって動作が定まるシ
ーケンス回路などである。

（ハ）発明が解決しようとする問題点 ところで、第４図に示されたようなロータリースイッチ
（２）は、ショート型と非ショート型の２種類がある。

ショート型のロータリースイッチでは、切換時に於いて
、隣接する接点と一瞬導通するタイミングがあり、チャ
タリング除去回路（５）の出力が２本同時に“１″とな
る。この場合には、内部論理回路（６）に於いて、入力
されるスイッチ信号の優先順位を決めておいて誤動作を
防止している。

一方、非ショート型のロータリースイッチでは、切換時
に接片がいずれの接点とも接続されずに、チャタリング
除去回路（５）の出力がすべて“Ｏ”′となるタイミン
グが発生する。この場合には、内部論理回路（６）にス
イッチ信号がすべて“０′′となったことを検出して、
その期間内部論理回路（６）の動作を禁止するような回
路を設けて誤動作を防止している。

従って、ショート型のロータリースイッチに対応した集
積回路に非ショート型のロータリースイッチを使用した
場合、あるいは、非ショート型のロータリースイッチに
対応した集積回路にショート型のロータリースイッチを
使用した場合には、誤動作が発生することになり、任意
の型のロータリースイッチを自由に使用することができ
ない不都合があった。

（ニ）問題点を解決するための手段 本発明は、上述した点に鑑みて創作されたものであり、
スイッチの端子に発生するチャタリングを除去するチャ
タリング除去回路と、該チャタリング除去回路から出力
される各々の信号の立ち上がりあるいは立ち下がりを検
出する信号変化検出回路と、該信号変化検出回路の検出
出力によってセット（又はリセット）されるセット優先
（又はリセット優先）のクロック制御室Ｒ−Ｓフリップ
フロップと、前記信号変化検出回路の各々の検出出力を
入力し、出力が前記Ｒ−Ｓフリップフロップのリセット
（又はセット）入力に印加されるＯＲゲートとを備える
ことにより、ショート型及び非ショート型のいずれのス
イッチも使用することのできるスイッチ入力回路を提供
するものである。

（ネ）作用 上述の手段によれば、信号変化検出回路は、ロータリー
スイッチの接片と接点が接触した時点の信号変化を検出
し、Ｒ−Ｓフリップフロップに印加されるクロック信号
の周期と等しいパルス幅の信号を出力するため、その検
出パルスが印加されるＲ−Ｓフリッププロップはクロッ
ク信号の一周期後にセットされ、一方、検出パルスはＯ
Ｒゲートを介してＲ−３フリツプフロツプのリセット入
力に印加されるが、Ｒ−Ｓフリップフロップはセット優
先であるので検出パルスがセット入力に印加されたＲ−
Ｓフリップフロップはリセットされず、セット状態にあ
ったＲ−Ｓフリップフロップは、クロック信号の一周期
後にリセットされる。従って、ロータリースイッチの接
片と接点が接触するまではＲ−Ｓブリッププロップの状
態が保持され、同時にリセットとセットが行われるため
に、ショート型と非ショート型に拘わらず一定のスイッ
チ信号が得られるのである。

（へ〉実施例 第１図は本発明の実施例を示すブロック図である。ロー
タリースイッチ（７）は７個の接点（８）を有し、各接
点（８）は集積回路のスイッチ入力端子（９）番こ各々
接続されている。また、各々のスイッチ入力端子（９）
と電源電圧ＶＤＤ間には、プルアップ抵抗（１０）が設
けられ選択されていない接点の信号を電源電圧Ｖゎ。レ
ベル“１″に引き上げている。

スイッチ入力端子（９）に発生するスイッチ信号≦７、
肌・・・肌を入力するチャタリング除去回路（１１）は
、スイッチ（７）の接点（８）と接片が接続されるとき
、及び、分離されるとき発生するチャタリングを除去す
るものであり、周知の如くクロック信号ＣＬＫによって
波形整形している。チャタリング除去回路（１１）の出
力層、凪・・・凧は、ＯＲゲート（１２）を介して各々
信号変化検出回路である立ち下がり信号検出回路（１３
）に印加される。立ち下がり信号検出回路（１３）は、
Ｄ−ＦＦ（１４）とＮＯＲゲート（１５）から構成され
出力Ａｔ　、　Ｃ・・・Ｔ、が“１′から“０”になっ
たとき、クロック信号ＣＬＫの一周期のパルス幅の信号
を検出出力ＰＵＩ　、ＰＵ２・・・ＰＵ７として出力す
る。尚、ＯＲゲート（１２）に印加されるイニシャルク
リア信号ＩＮＴは立ち下がり信号検出回路（１３）を初
期状態にするものである。

立ち下がり信号検出回路（１３）の検出出力ＰＵ１　、
ＰＵ２・・・ＰＵ７は、各々クロック制御型のＲ−Ｓフ
リップフロップ（１６）のセット入力Ｓに印加されると
共に、ＯＲゲート（１７）の入力にすべて入力されてい
る。ＯＲゲート（１７）の出力はすべてのＲ−Ｓフリッ
プフロップ（１６）のリセット人力Ｒに印加される。Ｒ
−Ｓプリップフロップ（１６）の出力Ｑは、スイッチ信
号として内部論理回路（１８）に各々印加される。尚、
ＯＲゲート（１７）には、Ｒ−Ｓフリップフロップ（１
６）を初期状態とするためにイニシャルクリア信号ＩＮ
Ｔも印加される。

Ｒ−Ｓフリップフロップク１６）はセット優先型であり
、具体的には、第２図に示される如く、インバータ（１
９）、ＡＮＤゲート（２０）、ＯＲゲート（２１）、及
びＤ−ＦＦ（２２）で構成され、インバータ（１９）の
入力がリセット人力Ｒとなり、ＯＲゲート（２１）の入
力がセット入力Ｓとなっている。動作は、リセット人力
Ｒが“０”あるいは“１″に拘わらず、セット人力Ｓが
“１′′となれば、ＯＲゲート（２１）の出力が“１′
′となり、クロック信号ＣＬＫによって“１”がＤ−Ｆ
Ｆ（２２）に取り込まれ、セット状態となる。また、Ｄ
−ＦＦ（２２＞がセット状態にあるとき、リセット入力
が“０′”であれば、ＡＮＤゲート（２０）の出力及び
ＯＲゲート（２１）の出力が“１″となるため、帰還ル
ープが形成され、セット状態が保持されるが、セット人
力Ｓが“Ｏ′”の状態でリセット入力Ｒが“１゛′とな
ると帰還ループのＯＲゲート（２１〉の出力が“０′”
となるため、クロック信号ＣＬＫによりＤ−ＦＦ（２２
）に“θ″が取り込まれリセット状態となる。このよう
に、クロック制御型のＲ−Ｓクリッププロップ（１６）
は、セット人力Ｓ及びリセット人力Ｒの信号の印加から
クロック信号ＣＬＫの一周期遅れてセット及びリセット
が為される。

第３図は、第１図に示されたスイッチ入力回路の動作を
示すタイミング図であり、実線は非ショート型のロータ
リースイッチ（７）を使用した場合の動作であり、破線
はショート型のロータリースイッチを使用した場合の動
作である。第３図の（、）で示す時点に於いて、ロータ
リースイッチ（７）が第１図で示された状態にあるとす
ると、チャタリング除去回路（１１）の出力層のみが“
０″で、他の出力屓〜訂はすべて“１”′となっており
、また、Ｒ−Ｓフリップフロップ（１６）の各出力は、
Ｂ、が“１′′で他のＢ２〜Ｂ７は“０”となっている
。

この状態からロータリースイッチ（７）を１段切り換え
る場合、非ショート型のときには先ず接点と接片が離れ
るため、チャタリング防止回路（１１）の出力層は、（
ｂ）で示される時点で“０゛から“１″に変化するが、
この変化は立ち下がり信号検出回路（１３）で検出され
ないので、検出出力ＰＵ１〜ＰＵ７のいずれも出力きれ
ない、よって、Ｒ−Ｓフリップフロップ（１６）の状態
はいずれも変化しない。その後、ロータリースイッチ（
７〉の接片が隣接する接点と接触するため、チャタリン
グ除去回路（１１）の出力層が（ｃ）で示される時点で
“１″から“０″になる。この信号変化は、立ち下がり
信号検出回路（１３）で検出されるため、クロック信号
ＣＬＫの一周期の間“１″となるパルスが検出出力ＰＵ
２に出力される。従って、スイッチ信号Ｂ、を出力する
Ｒ−Ｓフリップフロップ（１６）にはセット入力Ｓ及び
リセット人力Ｒに“１”２のパルスが印加され、他のＲ
−Ｓフリッププロップ（１６）には、リセット人力Ｒの
みに“１′′のパルスが印加されるので、クロック信号
ＣＬＫの一周期後に、スイッチ信号Ｂ、を出力するＲ−
Ｓフリップフロップ（１６）のみがセット状態となって
、同時に、スイッチ信号Ｂ、＝“１″を出力していたＲ
−Ｓフリップフロップ（１６）はリセットされるのであ
る。

一方、ロータリースイッチ（７）がショート型の場合に
は、先に隣接する接点と接触するため、（Ｃ）で示され
る動作が先に行われることになり、スイッチ信号Ｂ、と
Ｂ、が変化する。その後、ロータリースイッチ（７）の
接片と接点が離れることにより、チャタリング除去回路
（１１）の出力Ｅが（ｄ）で示される時点で“０゛′か
ら“１″に変化するが、この変化は、前述と同様に立ち
下がり信号検出回路（１３）で検出されないので、検出
出力ＰＵＩ〜ＰＵ７は出力されず、Ｒ−Ｓフリップフロ
ップ（１６）の状態変化もない。

このように、ショート型及び非ショート型のロータリー
スイッチのいずれを用いた場合でも、内部論理回路（１
８）に印加されるスイッチ信号Ｂ１〜Ｂ、の変化のタイ
ミングは同じになる。

（ト）発明の効果 上述の如く本発明によれば、集積回路に直接接続するス
イッチの形式に制限がなくなり、どのようなスイッチを
使用しても誤動作なく内部回路を制御できるので、使用
しやすく高信頼性の集積回路が得られるものである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示されたＲ−Ｓフリップフロップの具体的な論理
回路図、第３図は第１図に示された実施例の動作を示す
タイミング図、第４図は従来例を示すブロック図である
。 （７）・・・ロータリースイッチ、（９）・・・スイッ
チ入力端子、　（１０）・・・プルアップ抵抗、（１１
）・・・チャタリング除去回路、　（１２）・・・ＯＲ
ゲート、　（１３）・・・立ち下がり信号検出回路、　
（１６）・・・Ｒ−Ｓフリップフロップ、　（１７）・
・・ＯＲゲート、（１８）・・・内部論理回路。

Claims (1)

【特許請求の範囲】
1. （１）ロータリースイッチの接点が接続される複数のス
   イッチ入力端子と、該スイッチ入力端子に生じる信号を
   入力し、その信号変化のチャタリングを除去するチャタ
   リング除去回路と、該チャタリング除去回路から出力さ
   れる各々の信号の立ち上がりあるいは立ち下がりを検出
   する信号変化検出回路と、該信号変化検出回路の検出出
   力によってセット（又はリセット）されるセット優先（
   又はリセット優先）のクロック制御型Ｒ−Ｓフリップフ
   ロップと、前記信号変化検出回路の各々の検出出力を入
   力し、出力が前記Ｒ−Ｓフリップフロップのリセット（
   又はセット）入力に印加されるＯＲゲートとを備え、前
   記Ｒ−Ｓフリップフロップの出力をスイッチ信号とする
   ことを特徴とするスイッチ入力回路。