JPH01129614A - ロック検出回路 - Google Patents
ロック検出回路Info
- Publication number
- JPH01129614A JPH01129614A JP62288921A JP28892187A JPH01129614A JP H01129614 A JPH01129614 A JP H01129614A JP 62288921 A JP62288921 A JP 62288921A JP 28892187 A JP28892187 A JP 28892187A JP H01129614 A JPH01129614 A JP H01129614A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lock
- output
- phase
- unlock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔百 次〕
概要
産業上の利用分野
従来の技術 （第４．５図）発明が解
決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明の一実施例 （第１〜３図）発明の効果 〔概 要〕 ロック検出回路に関し、 変化信号が基準信号に対して所定範囲内で変動してもア
ンロック信号を出力せず、ロック状態を適切に維持でき
るロック検出回路を提供することを目的とし、 基準信号と比較信号の位相差に対応したパルス幅の信号
を位相比較器から受け、該パルス幅が所定範囲内にある
ことを検出する第１の検出手段と、該パルス幅が前記所
定の範囲を越えたときアンロック信号を出力するアンロ
ック検出手段と、該アンロック信号を出力中に前記パル
ス幅が前記所定の範囲内にある状態が所定時間維持され
たときロック信号を出力する第２の検出手段と、により
構成する。
決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明の一実施例 （第１〜３図）発明の効果 〔概 要〕 ロック検出回路に関し、 変化信号が基準信号に対して所定範囲内で変動してもア
ンロック信号を出力せず、ロック状態を適切に維持でき
るロック検出回路を提供することを目的とし、 基準信号と比較信号の位相差に対応したパルス幅の信号
を位相比較器から受け、該パルス幅が所定範囲内にある
ことを検出する第１の検出手段と、該パルス幅が前記所
定の範囲を越えたときアンロック信号を出力するアンロ
ック検出手段と、該アンロック信号を出力中に前記パル
ス幅が前記所定の範囲内にある状態が所定時間維持され
たときロック信号を出力する第２の検出手段と、により
構成する。
本発明は、ロック検出回路に係り、例えば、ＰＬ Ｌ周
波数シンセサイザ等に使用されるロック検出回路に関す
る。
波数シンセサイザ等に使用されるロック検出回路に関す
る。
Ｐ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ
：位相同期回路）は基準信号に対して位相同期した信号
を発生させる回路で、モータの回転数側？Ｉ （例えば
、オーディオ用プレーヤ）や周波数シンセサイザなどに
広く用いられている。すなわち、発振周波数の安定度が
よく、しかも周波数を可変にしたい用途にはＰＬＬによ
るシンセサイザ方式の発振回路が適しており、例えば自
動車電話等のＦＭ送信機等に適している。このようなＰ
ＬＬでは基準信号と、■Ｃｏ （Ｖｏｔａｇｅ Ｃｏｎ
ｔｒｏｌｌｅｄ ０ｓｃｉｌａｔｏｒ ：電圧制御発
振器）の発振からの入力信号の周波数並びに位相とを比
較し、いわゆるＰＬＬへのロックあるいはアンロックを
検出するためのロック検出回路が用いられている。
：位相同期回路）は基準信号に対して位相同期した信号
を発生させる回路で、モータの回転数側？Ｉ （例えば
、オーディオ用プレーヤ）や周波数シンセサイザなどに
広く用いられている。すなわち、発振周波数の安定度が
よく、しかも周波数を可変にしたい用途にはＰＬＬによ
るシンセサイザ方式の発振回路が適しており、例えば自
動車電話等のＦＭ送信機等に適している。このようなＰ
ＬＬでは基準信号と、■Ｃｏ （Ｖｏｔａｇｅ Ｃｏｎ
ｔｒｏｌｌｅｄ ０ｓｃｉｌａｔｏｒ ：電圧制御発
振器）の発振からの入力信号の周波数並びに位相とを比
較し、いわゆるＰＬＬへのロックあるいはアンロックを
検出するためのロック検出回路が用いられている。
〔従来の技術〕
ＰＬＬ周波数シンセサイザに使われる従来のロック検出
回路としては、例えば第４．５図に示すようなものがあ
る。第４図はＰＬＬ周波数シンセサイザを用いたＦＭ送
信機のブロック図であり、この図において、基準発振器
１は安定な水晶発振回路により構成され原発振信号Ｘｉ
ｎを発生し、基準分周器２は原発振信号Ｘｉｎから順次
分周して所定の基準周波数を有する基準信号ｆＲをつく
る。
回路としては、例えば第４．５図に示すようなものがあ
る。第４図はＰＬＬ周波数シンセサイザを用いたＦＭ送
信機のブロック図であり、この図において、基準発振器
１は安定な水晶発振回路により構成され原発振信号Ｘｉ
ｎを発生し、基準分周器２は原発振信号Ｘｉｎから順次
分周して所定の基準周波数を有する基準信号ｆＲをつく
る。
位相比較器３はロジックによるデジタル位相比較回路で
、ＶＣＯ４からの出力ｆｉｎを比較分周器５で分周した
比較信号ｆｖと前記基準信号ｆＲとについて、これらの
周波数並びに位相を比較し、その差に応じて比較出力Ｅ
ｕ 、Ｅｎを出力する。ここに、ｆＲ及びｆｖについて
周波数又は位相差がｆＲ＞ｆｖ（ｆｕが位相進みか周波
数が高い）のときＥＵがその位相差に相当する時間だけ
［Ｌ）レベルとなり、このときＥｌ、−［Ｈ）のままで
ある。一方、ｆｖ＞ｆｉ、（ｆｖが位相進みか周波数が
高い）のときＥＤがその位相差に相当する時間だけ〔Ｌ
〕レベルとなり、このときＥ、Ｊ −（Ｈ）のままであ
る。これに対して、ｆＲとｆｖの位相が一致したときＥ
ＬＩおよびＥ。は共に（Ｈ）レベルとなる。
、ＶＣＯ４からの出力ｆｉｎを比較分周器５で分周した
比較信号ｆｖと前記基準信号ｆＲとについて、これらの
周波数並びに位相を比較し、その差に応じて比較出力Ｅ
ｕ 、Ｅｎを出力する。ここに、ｆＲ及びｆｖについて
周波数又は位相差がｆＲ＞ｆｖ（ｆｕが位相進みか周波
数が高い）のときＥＵがその位相差に相当する時間だけ
［Ｌ）レベルとなり、このときＥｌ、−［Ｈ）のままで
ある。一方、ｆｖ＞ｆｉ、（ｆｖが位相進みか周波数が
高い）のときＥＤがその位相差に相当する時間だけ〔Ｌ
〕レベルとなり、このときＥ、Ｊ −（Ｈ）のままであ
る。これに対して、ｆＲとｆｖの位相が一致したときＥ
ＬＩおよびＥ。は共に（Ｈ）レベルとなる。
ロック検出器（Ｌｏｃｋ Ｄｅｔｅｃｔｏｒ ： Ｌ
Ｄ） ６は比較出力ＥＵ、Ｅ、に基づいてｆＲとｆｖ
の位相が一致したか（ロック状態）、一致していないか
（アンロック状態）を検出し、その検出結果をＦＭ送送
信ユニットへ出力する。一方、チャージポンプ８はＰ、
ＮチャネルのＭＯ３Ｉ−ランジスタとインバータからな
り、比較出力Ｅｕ、Ｅｎに基づきｆＲ＝ｆＶでＥＵ−Ｅ
。−（Ｈ）のときハイインピーダンスとなる信号を出力
し、その他のときはｆＲ＞ｆｖ又はｆＲ＜ｆｖにより（
Ｈ）又は（Ｌ〕となる信号を出力する。すなわち、ｆＲ
とｆｖについての位相の遅れ、進みに対応してそれぞれ
ＥＵ、ＥＤが位相差分の時間だけ（Ｌ）となり、チャー
ジポンプ８の各ＭＯ３）ランジスタをそれぞれＯＮさせ
てその出力ラインに電流を流し込んだり流し出したりし
、このような機能により、このチャージポンプ８に連な
るＬＰＦ９の出力ではｆＲ，ｆｖの位相差による直流的
誤差電圧を検出する。ＶＣＯ４は制御電圧によって発振
周波数が変化するもので、ＶＣＯ４の位相、すなわち、
ｆｖの位相がｆＲより進んでいるとその発振周波数を下
げて位相を遅らせ、またその反対であれば発振周波数を
上げて位相を進め、その出力信号をＰＬＬの出力信号と
してＦＭ送送信ユニットへ利用する。ＦＭ信号はＶＣＯ
４にマイクロホンＭＣからの音声信号等で変調をかける
ことで得られる。
Ｄ） ６は比較出力ＥＵ、Ｅ、に基づいてｆＲとｆｖ
の位相が一致したか（ロック状態）、一致していないか
（アンロック状態）を検出し、その検出結果をＦＭ送送
信ユニットへ出力する。一方、チャージポンプ８はＰ、
ＮチャネルのＭＯ３Ｉ−ランジスタとインバータからな
り、比較出力Ｅｕ、Ｅｎに基づきｆＲ＝ｆＶでＥＵ−Ｅ
。−（Ｈ）のときハイインピーダンスとなる信号を出力
し、その他のときはｆＲ＞ｆｖ又はｆＲ＜ｆｖにより（
Ｈ）又は（Ｌ〕となる信号を出力する。すなわち、ｆＲ
とｆｖについての位相の遅れ、進みに対応してそれぞれ
ＥＵ、ＥＤが位相差分の時間だけ（Ｌ）となり、チャー
ジポンプ８の各ＭＯ３）ランジスタをそれぞれＯＮさせ
てその出力ラインに電流を流し込んだり流し出したりし
、このような機能により、このチャージポンプ８に連な
るＬＰＦ９の出力ではｆＲ，ｆｖの位相差による直流的
誤差電圧を検出する。ＶＣＯ４は制御電圧によって発振
周波数が変化するもので、ＶＣＯ４の位相、すなわち、
ｆｖの位相がｆＲより進んでいるとその発振周波数を下
げて位相を遅らせ、またその反対であれば発振周波数を
上げて位相を進め、その出力信号をＰＬＬの出力信号と
してＦＭ送送信ユニットへ利用する。ＦＭ信号はＶＣＯ
４にマイクロホンＭＣからの音声信号等で変調をかける
ことで得られる。
ＦＭＭ信ユニットはＶＣＯ４からのＦＭ信号を送信する
ためのもので、ロック検出器６からの出力に基づいてＶ
ＣＯ４の出力周波数（ｒｖに対応）と基準周波数ｆＲと
が同期（ロック状態）にあるときは通常送信を継続し、
所定の同期保持範囲（ロックレンジ）を外れるとアンロ
ックとみなして送信を停止する。
ためのもので、ロック検出器６からの出力に基づいてＶ
ＣＯ４の出力周波数（ｒｖに対応）と基準周波数ｆＲと
が同期（ロック状態）にあるときは通常送信を継続し、
所定の同期保持範囲（ロックレンジ）を外れるとアンロ
ックとみなして送信を停止する。
ここで、前記ロック検出器６は第５図に示すように、ア
ンドゲート１０、バッファ１１およびターミナル１２．
１３により構成され、ターミナル】２にはコンデンサ１
４が接続されている。ロック検出器６は比較電圧Ｅｕ、
ＥｎのＡＮＤを取りバッファ１１を介してターミナル１
３から外部にロックあるいはアンロックの信号を出力す
るが、例えばアンロックの検出はパルス状で出力される
ため実際にＦＭ送信ユニット７でＭｕｔｉｎｇ信号とし
て使用するためには外部へ一度出力し、コンデンサ１４
により平滑化してバッファ１１を通すようにしている。
ンドゲート１０、バッファ１１およびターミナル１２．
１３により構成され、ターミナル】２にはコンデンサ１
４が接続されている。ロック検出器６は比較電圧Ｅｕ、
ＥｎのＡＮＤを取りバッファ１１を介してターミナル１
３から外部にロックあるいはアンロックの信号を出力す
るが、例えばアンロックの検出はパルス状で出力される
ため実際にＦＭ送信ユニット７でＭｕｔｉｎｇ信号とし
て使用するためには外部へ一度出力し、コンデンサ１４
により平滑化してバッファ１１を通すようにしている。
しかしながら、このような従来のロック検出回路にあっ
ては、ロック検出器６が第５図に示したように単純な構
成となっていたため、ＶＣＯ４にＦＭ変調をかけて送信
周波数が音声信号に従ってシフトした場合、少しの周波
数のずれでも口・７り検出器６からアンロック信号が出
力され、ＦＭ送信が停止してしまうという問題点があっ
た。
ては、ロック検出器６が第５図に示したように単純な構
成となっていたため、ＶＣＯ４にＦＭ変調をかけて送信
周波数が音声信号に従ってシフトした場合、少しの周波
数のずれでも口・７り検出器６からアンロック信号が出
力され、ＦＭ送信が停止してしまうという問題点があっ
た。
ＦＭ変調であるから送信周波数が所定範囲でシフトして
いるのであるが、そのシフト程度が大きいと本来的には
同期保持範囲内であってもアンロックとみなされるため
、ロック検出器６についての改善が望まれる。
いるのであるが、そのシフト程度が大きいと本来的には
同期保持範囲内であってもアンロックとみなされるため
、ロック検出器６についての改善が望まれる。
以上はロック検出回路をＰ Ｌ Ｌを備えたＦＭ変調に
適用した場合の問題点であるが、ＰＬＬにおいてロック
検出回路を含むもの、例えばオーディオ機器、テレビ、
モータ制御等の場合であっても同様の不具合がある。
適用した場合の問題点であるが、ＰＬＬにおいてロック
検出回路を含むもの、例えばオーディオ機器、テレビ、
モータ制御等の場合であっても同様の不具合がある。
そこで本発明は、変化信号が基準信号に対して所定範囲
内で変動してもアンロック信号を出力せず、ロック状態
を適切に維持できるロック検出回路を提供することを目
的としている。
内で変動してもアンロック信号を出力せず、ロック状態
を適切に維持できるロック検出回路を提供することを目
的としている。
本発明によるロック検出回路は上記目的達成のため、基
準信号と比較信号の位相差に対応したパルス幅の信号を
位相比較器から受け、該パルス幅が所定範囲内にあるこ
とを検出する第１の検出手段と、該パルス幅が前記所定
の範囲を越えたときアンロック信号を出力するアンロッ
ク検出手段と、該アンロック信号を出力中に前記パルス
幅が前記所定の範囲内にある状態が所定時間維持された
と、きロック信号を出力する第２の検出手段と、を備え
ている。
準信号と比較信号の位相差に対応したパルス幅の信号を
位相比較器から受け、該パルス幅が所定範囲内にあるこ
とを検出する第１の検出手段と、該パルス幅が前記所定
の範囲を越えたときアンロック信号を出力するアンロッ
ク検出手段と、該アンロック信号を出力中に前記パルス
幅が前記所定の範囲内にある状態が所定時間維持された
と、きロック信号を出力する第２の検出手段と、を備え
ている。
本発明では、基準信号と変化信号の位相差が所定範囲内
にあるとき、ＰＬＬがロックしていることを示すロック
信号が出力され、ＰＬＬがロック状態にあるときこれら
の位相差が前記所定範囲内にあればロック信号の出力が
継続され、第２の所定範囲を外れるとアンロック信号が
出力される。
にあるとき、ＰＬＬがロックしていることを示すロック
信号が出力され、ＰＬＬがロック状態にあるときこれら
の位相差が前記所定範囲内にあればロック信号の出力が
継続され、第２の所定範囲を外れるとアンロック信号が
出力される。
したがって、例えばＦＭ変調をかけて変化信号が通常の
範囲内で変化したような場合であっても、アンロック信
号が出力されず、ロック状態が適切に維持される。又、
−度アンロック状態になったあとは疑似的にロックして
もロック信号を出力せず、確実にロックしてからロック
信号を出力する。
範囲内で変化したような場合であっても、アンロック信
号が出力されず、ロック状態が適切に維持される。又、
−度アンロック状態になったあとは疑似的にロックして
もロック信号を出力せず、確実にロックしてからロック
信号を出力する。
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係るロック検出回路の一実施例を
示す図であり、本発明をＰ Ｌ Ｌを備えたＦＭ送信機
に適用した例である。本実施例のロック検出回路は従来
ど同様に第４図に示すような構成のＦＭ送信機に適用さ
れる例であるため、第４図についての重複説明は避け、
ロック検出器２１の内部についての本発明の詳細な説明
する。
示す図であり、本発明をＰ Ｌ Ｌを備えたＦＭ送信機
に適用した例である。本実施例のロック検出回路は従来
ど同様に第４図に示すような構成のＦＭ送信機に適用さ
れる例であるため、第４図についての重複説明は避け、
ロック検出器２１の内部についての本発明の詳細な説明
する。
第１図はロック検出器２１の内部回路を示す図であり、
この図において、ロック検出器２１はナントゲート２２
〜２５、インバータ２６．２７およびＤフリップフロッ
プ２８〜３２により構成される。ナントゲート２２には
位相比較器３から比較出力（位相差に対応するパルス幅
の信号）Ｅｕ １Ｅｎが入力されており、ナントゲート
２２はＤフリップフロップ２８．２９から構成される２
段のシフトレジスタに接続される。Ｄフリップフロップ
２８のＱ出力はナンドゲ−ト２３の一方の入力端に入力
され、ナントゲート２３の他方の入力端にはＤフリップ
フロップ２９のて出力がインバータ２６を介して入力さ
れるようになっている。上記ナントゲート２２．２３、
Ｄフリップフロップ２８．２９およびインバータ２６は
第１の検出手段４１を構成している。また、Ｄフリップ
フロップ２８．２９の各クロック端子ＣＫには第４図に
示す基準発振器１の原発振信号Ｘｉｎの１／８の分周信
号Ｘｉｎ／８が入力されており、Ｄフリップフロップ２
８．２９はこの分周信号Ｘｉｎ／８のクロックに同期し
て作動する。第１の検出手段４１はＤフリップフロップ
２８．２９により構成されるシフトレジスタの段数を基
準信号ｆＲと比較信号ｆｖの位相差の検出範囲（請求の
範囲にいう所定範囲）に対応させており、この段数およ
びクロック周波数Ｘｉｎ／８を変えることによって検出
範囲を変えることができる。ナントゲート２３の出力は
Ｒ−Ｓフリップフロップを構成する２つのナントゲート
２４．２５に入力されるとともに、非同期型のカウンタ
を構成する３つのＤフリップフロップ３０〜３２の各リ
セット端子Ｒに入力されるようになっている。ナントゲ
ート２４．２５はローアクティブのＲ−Ｓフリップフロ
ップによりアンロック検出手段４２を構成する。
この図において、ロック検出器２１はナントゲート２２
〜２５、インバータ２６．２７およびＤフリップフロッ
プ２８〜３２により構成される。ナントゲート２２には
位相比較器３から比較出力（位相差に対応するパルス幅
の信号）Ｅｕ １Ｅｎが入力されており、ナントゲート
２２はＤフリップフロップ２８．２９から構成される２
段のシフトレジスタに接続される。Ｄフリップフロップ
２８のＱ出力はナンドゲ−ト２３の一方の入力端に入力
され、ナントゲート２３の他方の入力端にはＤフリップ
フロップ２９のて出力がインバータ２６を介して入力さ
れるようになっている。上記ナントゲート２２．２３、
Ｄフリップフロップ２８．２９およびインバータ２６は
第１の検出手段４１を構成している。また、Ｄフリップ
フロップ２８．２９の各クロック端子ＣＫには第４図に
示す基準発振器１の原発振信号Ｘｉｎの１／８の分周信
号Ｘｉｎ／８が入力されており、Ｄフリップフロップ２
８．２９はこの分周信号Ｘｉｎ／８のクロックに同期し
て作動する。第１の検出手段４１はＤフリップフロップ
２８．２９により構成されるシフトレジスタの段数を基
準信号ｆＲと比較信号ｆｖの位相差の検出範囲（請求の
範囲にいう所定範囲）に対応させており、この段数およ
びクロック周波数Ｘｉｎ／８を変えることによって検出
範囲を変えることができる。ナントゲート２３の出力は
Ｒ−Ｓフリップフロップを構成する２つのナントゲート
２４．２５に入力されるとともに、非同期型のカウンタ
を構成する３つのＤフリップフロップ３０〜３２の各リ
セット端子Ｒに入力されるようになっている。ナントゲ
ート２４．２５はローアクティブのＲ−Ｓフリップフロ
ップによりアンロック検出手段４２を構成する。
一方、Ｄフリップフロップ３０のクロック端子ＣＫには
インバータ２７を介して基準信号ｆＲが入力されており
、他のＤフリップフロップ３１．３２のクロック端子Ｃ
Ｋにはそれぞれ前段のＤフリップフロップ３０．３１の
ｉ出力が入力されている。上記インバータ２６．２７、
Ｄフリップフロップ３０〜３２により基準信号ｆＲと比
較信号ｆｖの位相差が所定範囲（Ｄフリップフロップ２
８．２９により構成されるシフトレジスタの段数に相当
）になってから基準信号を所定の回数カウントする第２
の検出手段４３を構成している。
インバータ２７を介して基準信号ｆＲが入力されており
、他のＤフリップフロップ３１．３２のクロック端子Ｃ
Ｋにはそれぞれ前段のＤフリップフロップ３０．３１の
ｉ出力が入力されている。上記インバータ２６．２７、
Ｄフリップフロップ３０〜３２により基準信号ｆＲと比
較信号ｆｖの位相差が所定範囲（Ｄフリップフロップ２
８．２９により構成されるシフトレジスタの段数に相当
）になってから基準信号を所定の回数カウントする第２
の検出手段４３を構成している。
次に、作用を説明する。
ＶＣＯ４にマイクロホンＭＣからの音声信号で、ＦＭ変
調をかけＦＭ送信ユニット７によりＦＭ送信を行ってい
るとき、位相比較器３から基準信号ｆＲと比較信号ｆｖ
との位相差に応じたパルス幅の比較出力Ｅｕ、Ｅｎがロ
ック検出器２１に入力され、ｆＲ，ｌ！：ｆｖとの位相
差に応じてＦＭ送信の継続又は停止が行われる。以下に
ロックおよびアンロックのときについて第２．３図のタ
イミングチャートを参照して説明する。
調をかけＦＭ送信ユニット７によりＦＭ送信を行ってい
るとき、位相比較器３から基準信号ｆＲと比較信号ｆｖ
との位相差に応じたパルス幅の比較出力Ｅｕ、Ｅｎがロ
ック検出器２１に入力され、ｆＲ，ｌ！：ｆｖとの位相
差に応じてＦＭ送信の継続又は停止が行われる。以下に
ロックおよびアンロックのときについて第２．３図のタ
イミングチャートを参照して説明する。
（１）ロック状態を出力するとき（第２囲巻 ）ロック
検出器２１の各部の信号を第１図に示すようにそれぞれ
ＳＩ〜Ｓ１１とすると、基準信号ｆＲと比較信号ｆｖが
第２図のように変化しているとき各信号Ｘｉｎ／８、Ｅ
ｕ 、Ｅｎ 、Ｓ＋〜Ｓｌ＋は第２図のように変化する
。第２図中、■は偶然にｆ、とｆｖの位相があったとき
であり、このとき比較出力ＥＵ、ＥＤは共に［Ｈ）とな
り、ナントゲート２２の出力Ｓ１は（Ｌ）となりクロッ
クＸｉｎ／８の変化に同期するタイミングでＤＦＦ２８
の出力Ｓ２は（Ｌ）になって、ナントゲート２３の出力
Ｓ５は（Ｈ）になる。したがって、このままではナント
ゲート２４．２５からなるアンロック検出手段４２は位
相が偶然合っただけにも拘らずロック状態を表す（Ｈ）
レベルの信号Ｓｌｌを出力することになるが、本実施例
では信号Ｓ５がＤフリソブフロソプ３０〜３２のリセッ
ト端子にも入力されるため、実際には（Ｈ）レベルのロ
ック信号Ｓｌ＋は出力されない。すなわち、位相が偶然
にあっただけであるから、ｆＲの次回周期までにはもは
やＥｕ、Ｅｎが共に（Ｈ）とならず、したがって信号Ｓ
５がクロックＸｉｎ／８に同期して直ちに（Ｌ）に変わ
る。
検出器２１の各部の信号を第１図に示すようにそれぞれ
ＳＩ〜Ｓ１１とすると、基準信号ｆＲと比較信号ｆｖが
第２図のように変化しているとき各信号Ｘｉｎ／８、Ｅ
ｕ 、Ｅｎ 、Ｓ＋〜Ｓｌ＋は第２図のように変化する
。第２図中、■は偶然にｆ、とｆｖの位相があったとき
であり、このとき比較出力ＥＵ、ＥＤは共に［Ｈ）とな
り、ナントゲート２２の出力Ｓ１は（Ｌ）となりクロッ
クＸｉｎ／８の変化に同期するタイミングでＤＦＦ２８
の出力Ｓ２は（Ｌ）になって、ナントゲート２３の出力
Ｓ５は（Ｈ）になる。したがって、このままではナント
ゲート２４．２５からなるアンロック検出手段４２は位
相が偶然合っただけにも拘らずロック状態を表す（Ｈ）
レベルの信号Ｓｌｌを出力することになるが、本実施例
では信号Ｓ５がＤフリソブフロソプ３０〜３２のリセッ
ト端子にも入力されるため、実際には（Ｈ）レベルのロ
ック信号Ｓｌ＋は出力されない。すなわち、位相が偶然
にあっただけであるから、ｆＲの次回周期までにはもは
やＥｕ、Ｅｎが共に（Ｈ）とならず、したがって信号Ｓ
５がクロックＸｉｎ／８に同期して直ちに（Ｌ）に変わ
る。
その結果、Ｄフリンプフロ・ノブ３０〜３２はｆＲのノ
々ルスを１回もカウントせずにリセ・ノドされることと
なり、これではＤフリップフロップ３２の出力が反転せ
ず信号Ｓ、が（Ｌ）レベルにならない。そのため、仮に
信号Ｓ、が（Ｈ）になってもＳ９が〔Ｈ〕のままであり
、アンロック検出手段４２の出力Ｓ、は依然として（Ｌ
）となりアンロック信号を維持する。このように、ｆＲ
とｆｖの位相が偶然あっただけではロック信号が出力さ
れない。これは、Ｄフリップフロップ３０〜３２がある
から、少なくともｆＲとｆｖの位相が合致し、その状態
がｆＲの４パルス分だけ連続した場合のみ口・ツク信号
が出ることを意味している信号を出力する。ケース＠は
位相が合っていないのでアンロツタ状態のままである。
々ルスを１回もカウントせずにリセ・ノドされることと
なり、これではＤフリップフロップ３２の出力が反転せ
ず信号Ｓ、が（Ｌ）レベルにならない。そのため、仮に
信号Ｓ、が（Ｈ）になってもＳ９が〔Ｈ〕のままであり
、アンロック検出手段４２の出力Ｓ、は依然として（Ｌ
）となりアンロック信号を維持する。このように、ｆＲ
とｆｖの位相が偶然あっただけではロック信号が出力さ
れない。これは、Ｄフリップフロップ３０〜３２がある
から、少なくともｆＲとｆｖの位相が合致し、その状態
がｆＲの４パルス分だけ連続した場合のみ口・ツク信号
が出ることを意味している信号を出力する。ケース＠は
位相が合っていないのでアンロツタ状態のままである。
一方、Ｏのケースのように位相が合った後、ｆＲの４パ
ルス分以上もその位相合致状態が連続すると、Ｄフリッ
プフロップ３２の出力Ｓ、が反転してＣＬ）となり、こ
れによりアンロック検出手段４２の出力Ｓｌ＋が（Ｈ）
レベルのロック信号となる。なお、Ｄクリップフロップ
３０〜３２により構成されるカウンタの段数を増減する
ことによりｆ、ｌとｆｖの位相があってからロック信号
が出力されるまでの時間をコントロールすることができ
る。
ルス分以上もその位相合致状態が連続すると、Ｄフリッ
プフロップ３２の出力Ｓ、が反転してＣＬ）となり、こ
れによりアンロック検出手段４２の出力Ｓｌ＋が（Ｈ）
レベルのロック信号となる。なお、Ｄクリップフロップ
３０〜３２により構成されるカウンタの段数を増減する
ことによりｆ、ｌとｆｖの位相があってからロック信号
が出力されるまでの時間をコントロールすることができ
る。
（ＩＩ）アンロック状態を出力するとき（第３図参り
第３図中、■のケースはｆＲとｆｖの位相があっている
状態であり、アンロック検出手段４２の出力Ｓ、はロッ
ク状態を表す（Ｈ）レベルの信号（ロック信号）となっ
ている。いま、■のケースのようにｆＲとｆｖの位相差
が小さくずれた場合、具体的には信号Ｘｉｎ／８の立上
がりを１回以下しか捉えない場合であり、これはＶＣＯ
４に通常の状態でＦＭ変調をかけた程度の位相ずれに相
当している。したがって、このような通常の位相ずれ程
度でアンロック信号が出るのは好ましくない。
状態であり、アンロック検出手段４２の出力Ｓ、はロッ
ク状態を表す（Ｈ）レベルの信号（ロック信号）となっ
ている。いま、■のケースのようにｆＲとｆｖの位相差
が小さくずれた場合、具体的には信号Ｘｉｎ／８の立上
がりを１回以下しか捉えない場合であり、これはＶＣＯ
４に通常の状態でＦＭ変調をかけた程度の位相ずれに相
当している。したがって、このような通常の位相ずれ程
度でアンロック信号が出るのは好ましくない。
そのため、本実施例では次のようになる。すなわち、上
述のように位相がずれると、比較出力Ｅ０又はＥ［ｌは
位相のずれ幅に相当するだけの幅を有するパルスとなる
。第３図中、■のケースではＥＬｌが（Ｌ）になってい
る期間が上記幅に対応する。このとき、Ｅｖ＝ （Ｌ）
となっている期間は信号Ｘｉｎ／８の１パルス分以内に
相当するのみであるから、Ｄフリップフロップ２８．２
９により構成されるシフトレジスタの各段の出力が共に
（Ｈ）にならず、信号Ｓ、が〔Ｌ〕に変化しないため、
信号Ｓｌ＋は依然として［Ｈ）レベルのまま（ロック信
号のまま）である。一方、■のケースのようにｆＲとｆ
ｖの位相差が大きくＦＭ変調による通常の周波数変動を
越えているとき、具体的には信号Ｘｉｎ／８の立上がり
を２回以上捉える場合は、Ｄフリップフロップ２８．２
９により構成されるシフトレジスタの各段の出力が共に
〔Ｈ〕となって信号Ｓ、が（Ｈ）から〔Ｌ〕に変化する
。このため、Ｄフリップフロップ３０〜３２がリセット
され信号Ｓ、が（ＨＥになり、結局、アンロック検出器
４２の出力Ｓ１１が［Ｈ）から〔Ｌ〕に変化してアンロ
ック信号となる。なお、ｆＲとｆｖの位相ずれの程度は
Ｄフリップフロップ２８．２９により構成されるシフト
レジスタの段数やシフトレジスタのクロック周波数（Ｘ
ｉｎ／８）を変えることによって調整することができる
。
述のように位相がずれると、比較出力Ｅ０又はＥ［ｌは
位相のずれ幅に相当するだけの幅を有するパルスとなる
。第３図中、■のケースではＥＬｌが（Ｌ）になってい
る期間が上記幅に対応する。このとき、Ｅｖ＝ （Ｌ）
となっている期間は信号Ｘｉｎ／８の１パルス分以内に
相当するのみであるから、Ｄフリップフロップ２８．２
９により構成されるシフトレジスタの各段の出力が共に
（Ｈ）にならず、信号Ｓ、が〔Ｌ〕に変化しないため、
信号Ｓｌ＋は依然として［Ｈ）レベルのまま（ロック信
号のまま）である。一方、■のケースのようにｆＲとｆ
ｖの位相差が大きくＦＭ変調による通常の周波数変動を
越えているとき、具体的には信号Ｘｉｎ／８の立上がり
を２回以上捉える場合は、Ｄフリップフロップ２８．２
９により構成されるシフトレジスタの各段の出力が共に
〔Ｈ〕となって信号Ｓ、が（Ｈ）から〔Ｌ〕に変化する
。このため、Ｄフリップフロップ３０〜３２がリセット
され信号Ｓ、が（ＨＥになり、結局、アンロック検出器
４２の出力Ｓ１１が［Ｈ）から〔Ｌ〕に変化してアンロ
ック信号となる。なお、ｆＲとｆｖの位相ずれの程度は
Ｄフリップフロップ２８．２９により構成されるシフト
レジスタの段数やシフトレジスタのクロック周波数（Ｘ
ｉｎ／８）を変えることによって調整することができる
。
このように、本実施例ではｆ８とｆｖがロックされた場
合はＶＣＯ４にＦＭ変調をかけて発振周波数が変動した
場合であっても、従来と異なりアンロック信号を出力せ
ず、ロック状態を適切に維持して正常なＦＭ送信を確保
することができる。
合はＶＣＯ４にＦＭ変調をかけて発振周波数が変動した
場合であっても、従来と異なりアンロック信号を出力せ
ず、ロック状態を適切に維持して正常なＦＭ送信を確保
することができる。
なお、上記実施例は本発明をＰＬＬを備えたＦＭ送信機
に適用した例であるが、本発明の適用はこれに限らない
。すなわち、ＰＬＬに用いられるロック検出回路、例え
ば、オーディオ機器、テレビ、無線通信機器、モータ制
御等の何れにも適用可能であるばかりでなく、ＰＬＬに
用いられない他のロック検出回路にも勿論、適用可能で
ある。
に適用した例であるが、本発明の適用はこれに限らない
。すなわち、ＰＬＬに用いられるロック検出回路、例え
ば、オーディオ機器、テレビ、無線通信機器、モータ制
御等の何れにも適用可能であるばかりでなく、ＰＬＬに
用いられない他のロック検出回路にも勿論、適用可能で
ある。
本発明によれば、基準信号と比較信号の位相差がロック
状態にあるときこれらの位相差が所定範囲内にあればロ
ック信号の出力を継続し、所定範囲を外れるとアンロッ
ク信号を出力するようにしているので、例えばＦＭ変調
をかけて発振周波数が通常の範囲内で変化したような場
合であっても、アンロック信号が出力されず、ロック状
態が適切に維持される。又、−度アンロック状態を検出
すると第１の検出手段がＸｉｎを所定回数カウントする
間位相同期状態が維持されなければ、ロック信号は出力
されない。
状態にあるときこれらの位相差が所定範囲内にあればロ
ック信号の出力を継続し、所定範囲を外れるとアンロッ
ク信号を出力するようにしているので、例えばＦＭ変調
をかけて発振周波数が通常の範囲内で変化したような場
合であっても、アンロック信号が出力されず、ロック状
態が適切に維持される。又、−度アンロック状態を検出
すると第１の検出手段がＸｉｎを所定回数カウントする
間位相同期状態が維持されなければ、ロック信号は出力
されない。
したがって、本発明に係るロック検出回路を備えた各種
装置にあっては、不必要なアンロック状態の検出及び疑
似的な位相同期の検出による誤ったロック信号の出力を
避けて周波数制御の安定性を確保することができる。
装置にあっては、不必要なアンロック状態の検出及び疑
似的な位相同期の検出による誤ったロック信号の出力を
避けて周波数制御の安定性を確保することができる。
第１〜３図は本発明に係るロック検出回路を適用したＦ
Ｍ送信機の一実施例を示す図であり、第１図はそのロッ
ク検出器の回路図、 第２図はそのロック状態になるときのタイミングチャー
ト、 第３図はそのアンロック状態にするときのタイミングチ
ャート、 第４．５図は従来のロック検出回路を適用したＦＭ送信
機の一例を示す図であり、 第４図はそのブロック構成図、 第５図は従来のロック検出器の一例を示す回路図である
。 １・・・・・・基準発振器、 ２・・・・・・基準分周器、 ３・・・・・・位相比較器、 ４・・・・・・ＶＣ○、 ５・・・・・・比較分周器、 ６・・・・・・ロック検出器、 ７・・・・・・ＦＭ送信ユニット、 ８・・・・・・チャージポンプ、 ９・・・・・・Ｌ Ｐ Ｆ、 ２１・・・・・・ロック検出器、 ２２〜２５・・・・・・ナントゲート、２６．２７・・
・・・・インバータ、 ２８〜３２・・・・・・Ｄフリップフロップ、４１・・
・・・・第１の検出手段、 ４２・・・・・・アンロツタ検出手段、４３・・・・・
・第２の検出手段。
Ｍ送信機の一実施例を示す図であり、第１図はそのロッ
ク検出器の回路図、 第２図はそのロック状態になるときのタイミングチャー
ト、 第３図はそのアンロック状態にするときのタイミングチ
ャート、 第４．５図は従来のロック検出回路を適用したＦＭ送信
機の一例を示す図であり、 第４図はそのブロック構成図、 第５図は従来のロック検出器の一例を示す回路図である
。 １・・・・・・基準発振器、 ２・・・・・・基準分周器、 ３・・・・・・位相比較器、 ４・・・・・・ＶＣ○、 ５・・・・・・比較分周器、 ６・・・・・・ロック検出器、 ７・・・・・・ＦＭ送信ユニット、 ８・・・・・・チャージポンプ、 ９・・・・・・Ｌ Ｐ Ｆ、 ２１・・・・・・ロック検出器、 ２２〜２５・・・・・・ナントゲート、２６．２７・・
・・・・インバータ、 ２８〜３２・・・・・・Ｄフリップフロップ、４１・・
・・・・第１の検出手段、 ４２・・・・・・アンロツタ検出手段、４３・・・・・
・第２の検出手段。
Claims (1)
- 基準信号と比較信号の位相差に対応したパルス幅の信号
を位相比較器から受け、該パルス幅が所定範囲内にある
ことを検出する第１の検出手段と、該パルス幅が前記所
定の範囲を越えたときアンロック信号を出力するアンロ
ック検出手段と、該アンロック信号を出力中に前記パル
ス幅が前記所定の範囲内にある状態が所定時間維持され
たときロック信号を出力する第２の検出手段と、を具備
することを特徴とするロック検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288921A JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288921A JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129614A true JPH01129614A (ja) | 1989-05-22 |
| JP2634417B2 JP2634417B2 (ja) | 1997-07-23 |
Family
ID=17736523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288921A Expired - Fee Related JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634417B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555278A (en) * | 1992-09-21 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit having phase lock function |
| JP2002344312A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | ロック検出回路および位相同期ループ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247330A (ja) * | 1984-05-22 | 1985-12-07 | Mitsubishi Electric Corp | アンロツク検出回路 |
-
1987
- 1987-11-16 JP JP62288921A patent/JP2634417B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247330A (ja) * | 1984-05-22 | 1985-12-07 | Mitsubishi Electric Corp | アンロツク検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555278A (en) * | 1992-09-21 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit having phase lock function |
| JP2002344312A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | ロック検出回路および位相同期ループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634417B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8040156B2 (en) | Lock detection circuit and lock detecting method | |
| JPH0318122A (ja) | 位相差検出回路 | |
| WO1987001885A1 (en) | Phase comparator lock detect circuit and a synthesiser using same | |
| CN110324036B (zh) | 时钟及数据恢复电路 | |
| GB2271480A (en) | Frequency synthesisers | |
| US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
| JPS6322092B2 (ja) | ||
| TW201939916A (zh) | 時脈資料回復電路 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US5563531A (en) | Digital phase comparator | |
| US4500852A (en) | Wide range phase detector utilizing a plurality of stacked detector modules | |
| JPH01129614A (ja) | ロック検出回路 | |
| US4184122A (en) | Digital phase comparison apparatus | |
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| KR930008433B1 (ko) | 듀얼 위상동기 루프의 락 검출장치 | |
| US4415933A (en) | Carrier wave recovery circuit | |
| US6058151A (en) | Digital phase shift phase-locked loop for data and clock recovery | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JP3079943B2 (ja) | Ｐｌｌ回路 | |
| US11381247B1 (en) | Method of detecting jitter in clock of apparatus and apparatus utilizing same | |
| JPH09200048A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0897717A (ja) | 位相同期ループのロック検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |