JPH0113070B2 - - Google Patents
Info
- Publication number
- JPH0113070B2 JPH0113070B2 JP55029916A JP2991680A JPH0113070B2 JP H0113070 B2 JPH0113070 B2 JP H0113070B2 JP 55029916 A JP55029916 A JP 55029916A JP 2991680 A JP2991680 A JP 2991680A JP H0113070 B2 JPH0113070 B2 JP H0113070B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- shift register
- gate
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
- G01S7/2923—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
この発明はレーダのクラツタ除去装置に関する
もので、海上レーダにおいて島からのエコーのよ
うに或る程度長いパルスはキヤンセルし、艦船等
からのエコーのように短いパルスのみを残すよう
になしたクラツタ除去装置を提案するものであ
る。
もので、海上レーダにおいて島からのエコーのよ
うに或る程度長いパルスはキヤンセルし、艦船等
からのエコーのように短いパルスのみを残すよう
になしたクラツタ除去装置を提案するものであ
る。
従来よりクラツタの除去方法としては、CFAR
（Constant False Alarm Rate）あるいはMTI
（Moving Target Indicator）等があるが、
CFARではパルスの両端が消え残り、MTIでは
航空機搭載用レーダ装置のように、レーダ装置自
体が運動している場合には、その補償用信号処理
装置が複雑になる等不都合な点が少なくなかつ
た。
（Constant False Alarm Rate）あるいはMTI
（Moving Target Indicator）等があるが、
CFARではパルスの両端が消え残り、MTIでは
航空機搭載用レーダ装置のように、レーダ装置自
体が運動している場合には、その補償用信号処理
装置が複雑になる等不都合な点が少なくなかつ
た。
この発明はこのような従来のクラツタ除去装置
における問題点を除去し、クラツタ波形前後の閾
値以下ではあるが、信号として不確実な部分も含
め完全に除去できるようにしたクラツタ除去装置
を提案するものである。
における問題点を除去し、クラツタ波形前後の閾
値以下ではあるが、信号として不確実な部分も含
め完全に除去できるようにしたクラツタ除去装置
を提案するものである。
第１図はこの発明の一実施例を示すブロツク図
である。
である。
第１図において１はアンテナ、２はデユプレク
サ、３は送信機、４は受信機、５はトリガ発生装
置、６はクロツク発生装置、７はＡ／Ｄ変換器、
８はコンパレータ、９はシリアルイインパラレル
アウトシフトレジスタ、１０は遅延回路、１１は
多入力アンドゲート、１２は初期値設定型カウン
タ、１３は初期値設定部、１５はＳ／Ｒフリツプ
フロツプ、１６はアンドゲート、１７ａ，１７
ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ，
１７ｈはＤフリツプフロツプである。なお説明の
都合上、上記シリアルインパラレルアウトシフト
レジスタ９は８ビツト、上記遅延回路１０は４ビ
ツト、上記初期値設定型カウンタ１２は４ビツ
ト、また上記多入力アンドゲート１１は８入力を
有するものと仮定する。
サ、３は送信機、４は受信機、５はトリガ発生装
置、６はクロツク発生装置、７はＡ／Ｄ変換器、
８はコンパレータ、９はシリアルイインパラレル
アウトシフトレジスタ、１０は遅延回路、１１は
多入力アンドゲート、１２は初期値設定型カウン
タ、１３は初期値設定部、１５はＳ／Ｒフリツプ
フロツプ、１６はアンドゲート、１７ａ，１７
ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ，
１７ｈはＤフリツプフロツプである。なお説明の
都合上、上記シリアルインパラレルアウトシフト
レジスタ９は８ビツト、上記遅延回路１０は４ビ
ツト、上記初期値設定型カウンタ１２は４ビツ
ト、また上記多入力アンドゲート１１は８入力を
有するものと仮定する。
第２図、第３図は第１図の構成における各部分
の信号波形の一例を示す図である。
の信号波形の一例を示す図である。
第２図、第３図において１８は上記クロツク発
生装置６のクロツク波形、１９ａ，１９ｂは上記
遅延回路１０の出力信号波形、２０ａ，２０ｂは
上記シリアルインパラレルアウトシフトレジスタ
９の８ビツト目（最大遅延ビツト）の出力信号波
形、２１ａ，２１ｂは上記多入力アンドゲート１
１の出力信号波形、２２ａ，２２ｂは上記初期値
設定型カウンタ１２のキヤリー出力信号波形、２
３ａ，２３ｂは上記Ｓ／Ｒフリツプフロツプ１５
の出力信号波形、２４ａ，２４ｂは上記アンドゲ
ート１６の出力信号波形である。なお第２図およ
び第３図において横軸方向は時間の推移を、縦軸
方向は信号の強度をそれぞれ意味する。
生装置６のクロツク波形、１９ａ，１９ｂは上記
遅延回路１０の出力信号波形、２０ａ，２０ｂは
上記シリアルインパラレルアウトシフトレジスタ
９の８ビツト目（最大遅延ビツト）の出力信号波
形、２１ａ，２１ｂは上記多入力アンドゲート１
１の出力信号波形、２２ａ，２２ｂは上記初期値
設定型カウンタ１２のキヤリー出力信号波形、２
３ａ，２３ｂは上記Ｓ／Ｒフリツプフロツプ１５
の出力信号波形、２４ａ，２４ｂは上記アンドゲ
ート１６の出力信号波形である。なお第２図およ
び第３図において横軸方向は時間の推移を、縦軸
方向は信号の強度をそれぞれ意味する。
この発明は以上にようになつているから、トリ
ガ発生装置５に同期して送信機３から出力された
パルス信号は、デユプレクサ２、アンテナ１を経
て放射され、目標からの反射波はアンテナ１、デ
ユプレクサ２、受信機４を経てＡ／Ｄ変換器７に
入力される。ここではトリガ発生装置５に同期し
て発生したクロツク発生装置６のクロツク波形１
８にしたがいレーダエコーのビデオ信号を遂次デ
イジタル値信号に変換する。このＡ／Ｄ変換器７
の出力は、コンパレータ８に入力され、あらかじ
め設定してある閾値に従い信号の二値化を行な
う。従つて、シリアルインパラレルアウトシフト
レジスタ９には信号波形２０ａ（または２０ｂ））
の例に示すような信号と相似の信号が入力され
る。多入力アンドゲート１１の出力は通常はＬで
あるが、信号波形２０ａに示すように８クロツク
分以上連続してＨの部分があると（Ｄフリツプフ
ロツプ１７ａ〜１７ｈ全ての出力がＨになると）
その間Ｈとなり、初期値設定型カウンタ１２の初
期値を初期値設定部１３の数値に従いロードする
と同時にその立上りでＳ／Ｒフリツプフロツプ１
５をセツトする。多入力アンドゲート１１の出力
がＬになると、初期値設定型カウンタ１２はクロ
ツク１８をカウントし始め、最大値に達するとキ
ヤリー信号２２ａが発生しＳ／Ｒフリツプフロツ
プ１５をリセツトする。例えば初期値設定部１３
の値を０にしておけば信号波形２１ａの立下りよ
り16クロツク（４ビツト相当）後にキヤリー信号
が発生する。従つてＳ／Ｒフリツプフロツプ１５
の出力信号波形２３ａが発生し、この信号により
信号波形２０ａよりさらに４クロツク（遅延回路
１０のビツト長）遅れた信号波形１９ａをキヤン
セルしたのが信号波形２４ａとなる。即ち信号波
形１９ａの時間軸を基準に考えると島などからの
エコーのように８クロツク以上の長いパルスがあ
ると、その連続した部分を含めさらに前後に４ク
ロツクの長さにわたつて全部で16クロツク分その
信号をキヤンセルすることができる。当然のこと
ながら単独の８クロツク未満の長さのエコーはそ
のまま残る。また信号波形１９ｂのように８クロ
ツク以上の長パルスが４クロツクの間隔をあけず
に続く場合はロード信号２１ｂが２回出力される
ため１回目のセツト信号に対応するリセツト信号
は出力されず、２回目のセツト信号に対応するリ
セツト信号２２ｂのみ出力される。従つてキヤン
セル信号２３ｂは２つの長パルスにわたつて出力
され、最終出力は信号波形２４ｂとなる。このよ
うに信号波形２４ａまたは２４ｂは真の目標から
の短パルスのみが残り、クラツタ等から発生する
不要な長パルスは除去される。なお説明の便宜上
シリアルインパラレルアウトシフトレジスタ９は
８ビツト、遅延回路１０は４ビツト、初期値設定
型カウンタ１２は４ビツトその初期値は０とした
が、勿論これらは何ビツトでもよく、シリアルイ
ンパラレルアウトシフトレジスタ９のビツト数は
連続何ビツト以上のパルスについてキヤンセルす
るかに関係し、遅延回路１０のビツト数は長パル
スの前を何ビツトキヤンセルするか、また初期値
設定型カウンタ１２のビツト数及び初期値は長パ
ルスの後を何ビツトキヤンセルするかにそれぞれ
関係する。また特にクロツクに同期したキヤンセ
ル信号が要求されず、その幅の許容範囲もゆるい
場合には、初期値設定型、カウンタ１２、初期値
設定部１３、及びＳ／Ｒフリツプフロツプ１５の
代りに再トリガ型ワンシヨツトマルチバイブレー
タで済ませることも可能である。さらに、アンテ
ナ１、デユプレクサ２、送信機３、受信機４はパ
ルスレーダシステムであればどのような構成とな
つていてもさしつかえがない。ところでアンドゲ
ート１６の出力信号は、実時間からシリアルイン
パラレルアウトシフトレジスタ９及び遅延回路１
０のピツト長にクロツク周期を掛けた分だけ遅れ
ているが、基準信号も同じ分だけ遅らせれば、実
際の使用上にはさしつかえない。
ガ発生装置５に同期して送信機３から出力された
パルス信号は、デユプレクサ２、アンテナ１を経
て放射され、目標からの反射波はアンテナ１、デ
ユプレクサ２、受信機４を経てＡ／Ｄ変換器７に
入力される。ここではトリガ発生装置５に同期し
て発生したクロツク発生装置６のクロツク波形１
８にしたがいレーダエコーのビデオ信号を遂次デ
イジタル値信号に変換する。このＡ／Ｄ変換器７
の出力は、コンパレータ８に入力され、あらかじ
め設定してある閾値に従い信号の二値化を行な
う。従つて、シリアルインパラレルアウトシフト
レジスタ９には信号波形２０ａ（または２０ｂ））
の例に示すような信号と相似の信号が入力され
る。多入力アンドゲート１１の出力は通常はＬで
あるが、信号波形２０ａに示すように８クロツク
分以上連続してＨの部分があると（Ｄフリツプフ
ロツプ１７ａ〜１７ｈ全ての出力がＨになると）
その間Ｈとなり、初期値設定型カウンタ１２の初
期値を初期値設定部１３の数値に従いロードする
と同時にその立上りでＳ／Ｒフリツプフロツプ１
５をセツトする。多入力アンドゲート１１の出力
がＬになると、初期値設定型カウンタ１２はクロ
ツク１８をカウントし始め、最大値に達するとキ
ヤリー信号２２ａが発生しＳ／Ｒフリツプフロツ
プ１５をリセツトする。例えば初期値設定部１３
の値を０にしておけば信号波形２１ａの立下りよ
り16クロツク（４ビツト相当）後にキヤリー信号
が発生する。従つてＳ／Ｒフリツプフロツプ１５
の出力信号波形２３ａが発生し、この信号により
信号波形２０ａよりさらに４クロツク（遅延回路
１０のビツト長）遅れた信号波形１９ａをキヤン
セルしたのが信号波形２４ａとなる。即ち信号波
形１９ａの時間軸を基準に考えると島などからの
エコーのように８クロツク以上の長いパルスがあ
ると、その連続した部分を含めさらに前後に４ク
ロツクの長さにわたつて全部で16クロツク分その
信号をキヤンセルすることができる。当然のこと
ながら単独の８クロツク未満の長さのエコーはそ
のまま残る。また信号波形１９ｂのように８クロ
ツク以上の長パルスが４クロツクの間隔をあけず
に続く場合はロード信号２１ｂが２回出力される
ため１回目のセツト信号に対応するリセツト信号
は出力されず、２回目のセツト信号に対応するリ
セツト信号２２ｂのみ出力される。従つてキヤン
セル信号２３ｂは２つの長パルスにわたつて出力
され、最終出力は信号波形２４ｂとなる。このよ
うに信号波形２４ａまたは２４ｂは真の目標から
の短パルスのみが残り、クラツタ等から発生する
不要な長パルスは除去される。なお説明の便宜上
シリアルインパラレルアウトシフトレジスタ９は
８ビツト、遅延回路１０は４ビツト、初期値設定
型カウンタ１２は４ビツトその初期値は０とした
が、勿論これらは何ビツトでもよく、シリアルイ
ンパラレルアウトシフトレジスタ９のビツト数は
連続何ビツト以上のパルスについてキヤンセルす
るかに関係し、遅延回路１０のビツト数は長パル
スの前を何ビツトキヤンセルするか、また初期値
設定型カウンタ１２のビツト数及び初期値は長パ
ルスの後を何ビツトキヤンセルするかにそれぞれ
関係する。また特にクロツクに同期したキヤンセ
ル信号が要求されず、その幅の許容範囲もゆるい
場合には、初期値設定型、カウンタ１２、初期値
設定部１３、及びＳ／Ｒフリツプフロツプ１５の
代りに再トリガ型ワンシヨツトマルチバイブレー
タで済ませることも可能である。さらに、アンテ
ナ１、デユプレクサ２、送信機３、受信機４はパ
ルスレーダシステムであればどのような構成とな
つていてもさしつかえがない。ところでアンドゲ
ート１６の出力信号は、実時間からシリアルイン
パラレルアウトシフトレジスタ９及び遅延回路１
０のピツト長にクロツク周期を掛けた分だけ遅れ
ているが、基準信号も同じ分だけ遅らせれば、実
際の使用上にはさしつかえない。
この発明の特徴とするところは、以上の説明で
述べたように、レーダエコービデオ信号をＡ／Ｄ
変換後、二値化することにより信号処理を容易に
したうえで、シフトレジスタ、カウンタ等を用
い、島や大きな建造物からのクラツタ状の連続大
信号を、その前後のある幅をもつた境界領域も含
め自動的にキヤンセルできる点にある。
述べたように、レーダエコービデオ信号をＡ／Ｄ
変換後、二値化することにより信号処理を容易に
したうえで、シフトレジスタ、カウンタ等を用
い、島や大きな建造物からのクラツタ状の連続大
信号を、その前後のある幅をもつた境界領域も含
め自動的にキヤンセルできる点にある。
したがつて、艦船用レーダや航空機搭載レーダ
で、海上の捜索を行なう場合、対象とする目標が
艦船あるいは低空にある航空機等に限られていれ
ばその大きさは予測がつくので、この発明が有用
となる。さらにデイジタル信号処理を採用してい
るため、電子計算機等との接続が容易であり、自
動制御方式レーダ等への展開も可能である。
で、海上の捜索を行なう場合、対象とする目標が
艦船あるいは低空にある航空機等に限られていれ
ばその大きさは予測がつくので、この発明が有用
となる。さらにデイジタル信号処理を採用してい
るため、電子計算機等との接続が容易であり、自
動制御方式レーダ等への展開も可能である。
第１図はこの発明の一実施例を示すブロツク
図、第２図および第３図は上記ブロツク図におけ
る各部分の信号の時間関係の一例を示すタイミン
グ図であり、１はアンテナ、２はデユプレクサ、
３は送信機、４は受信機、５はトリガ発生装置、
６はクロツク発生装置、７はＡ／Ｄ変換器、８は
コンパレータ、９はシリアルインパラレルアウト
シフトレジスタ、１０は遅延回路、１１は多入力
アンドゲート、１２は初期値設定型カウンタ、１
３は初期値設定部、１５はＳ／Ｒフリツプフロツ
プ、１６はアンドゲート、１７ａ，１７ｂ，１７
ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ，１７ｈは
Ｄフリツプフロツプ、１８はクロツク波形、１９
ａ，１９ｂはシフトレジスタ出力波形、２０ａ，
２０ｂはシリアルインパラレルアウトシフトレジ
スタの最終ビツトの出力波形、２１ａ，２１ｂは
多入力アンドゲートの出力波形、２２ａ，２２ｂ
は初期値設定型カウンタのキヤリー出力波形、２
３ａ，２３ｂはＳ／Ｒフリツプフロツプの出力波
形、２４ａ，２４ｂはアンドゲート出力波形であ
る。
図、第２図および第３図は上記ブロツク図におけ
る各部分の信号の時間関係の一例を示すタイミン
グ図であり、１はアンテナ、２はデユプレクサ、
３は送信機、４は受信機、５はトリガ発生装置、
６はクロツク発生装置、７はＡ／Ｄ変換器、８は
コンパレータ、９はシリアルインパラレルアウト
シフトレジスタ、１０は遅延回路、１１は多入力
アンドゲート、１２は初期値設定型カウンタ、１
３は初期値設定部、１５はＳ／Ｒフリツプフロツ
プ、１６はアンドゲート、１７ａ，１７ｂ，１７
ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ，１７ｈは
Ｄフリツプフロツプ、１８はクロツク波形、１９
ａ，１９ｂはシフトレジスタ出力波形、２０ａ，
２０ｂはシリアルインパラレルアウトシフトレジ
スタの最終ビツトの出力波形、２１ａ，２１ｂは
多入力アンドゲートの出力波形、２２ａ，２２ｂ
は初期値設定型カウンタのキヤリー出力波形、２
３ａ，２３ｂはＳ／Ｒフリツプフロツプの出力波
形、２４ａ，２４ｂはアンドゲート出力波形であ
る。
Claims (1)
- １ パルスレーダの送信トリガに同期したクロツ
ク信号を発生するクロツク発生装置と、上記クロ
ツク信号によりレーダエコービデオ信号をデイジ
タル値に変換するＡ／Ｄ変換器と、上記クロツク
信号により上記デイジタル信号を予じめ定めてあ
る閾値に従い二値化するコンパレータと、上記二
値化信号の連続したある一定区間を逐次観測する
ための複数個のフリツプフロツプから構成される
シリアルインパラレルアウトシフトレジスタと、
上記シリアルインパラレルアウトシフトレジスタ
のパラレルアウト出力から連続した一定区間内に
ある全ての二値化信号の論理積を取るための多入
力アンドゲートと、上記シリアルインパラレルア
ウトシフトレジスタの最大遅延ビツトの二値化信
号出力をさらに一定時間遅延させるためのシフト
レジスタから構成される遅延回路と、上記多入力
アンドゲートの出力の立上りから上記シリアルイ
ンパラレルアウトシフトレジスタのビツト長と上
記遅延回路のビツト長を加えたビツト長を超える
ビツト長に相当するクロツク数をカウントする初
期値設定型カウンタと、上記初期値設定型カウン
タにロードするための初期データを保持する初期
値設定部と、上記多入力アンドゲートの立上り出
力でセツトされ上記初期値設定型カウンタのキヤ
リー出力でリセツトされるキヤンセル信号を発生
するSR（Set／Reset）フリツプフロツプと、上記
遅延回路出力波形と上記Ｓ／Ｒフリツプフロツプ
のキヤンセル信号の論理否定信号との論理積を取
るアンドゲートからなることを特徴としたクラツ
タ除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2991680A JPS56126779A (en) | 1980-03-10 | 1980-03-10 | Rejecting device for clutter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2991680A JPS56126779A (en) | 1980-03-10 | 1980-03-10 | Rejecting device for clutter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126779A JPS56126779A (en) | 1981-10-05 |
| JPH0113070B2 true JPH0113070B2 (ja) | 1989-03-03 |
Family
ID=12289310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2991680A Granted JPS56126779A (en) | 1980-03-10 | 1980-03-10 | Rejecting device for clutter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56126779A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876780A (ja) * | 1981-10-30 | 1983-05-09 | Mitsubishi Electric Corp | パルス幅弁別装置 |
| JPS61233385A (ja) * | 1985-04-08 | 1986-10-17 | Koden Electronics Co Ltd | 反響探知装置 |
| KR100953091B1 (ko) | 2007-10-04 | 2010-04-19 | 한국전자통신연구원 | 거리추정 카운터를 이용한 거리추정 장치, 시스템 및 방법 |
-
1980
- 1980-03-10 JP JP2991680A patent/JPS56126779A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126779A (en) | 1981-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0086635B1 (en) | Suppressor of terrain clutter for a pulsed weather radar | |
| US4106019A (en) | Range resolving doppler radar system | |
| US5389931A (en) | Radar signal processing system | |
| US3855593A (en) | Pulse radar apparatus | |
| US4044352A (en) | Signal processor | |
| GB1335101A (en) | Process and apparatus for the measurement or treatment of seismic signals | |
| US3705402A (en) | Secondary radar defruiting system | |
| US4042924A (en) | MTI clutter tracking and cancelling system | |
| EP0036751B1 (en) | Improvements in or relating to signal rank detectors | |
| JPH0113070B2 (ja) | ||
| GB1028339A (en) | Improvements relating to pulse radar equipment | |
| US4882740A (en) | Frequency counter for counting a frequency and partly varied frequencies of a signal in real time | |
| US4072943A (en) | Multi-target tracker | |
| US4288857A (en) | Digital integrating/auto-correlator apparatus | |
| US4259650A (en) | Sidelobe rejection filter | |
| GB1437269A (en) | Signal processing circuitry | |
| GB1499328A (en) | Pulse radar apparatus | |
| US3872476A (en) | Fruit reduction by probe selection | |
| JPS6411917B2 (ja) | ||
| US4608568A (en) | Speed detecting device employing a Doppler radar | |
| GB1218341A (en) | Pulse radar system | |
| RU2058565C1 (ru) | Когерентно-импульсная радиолокационная система | |
| US3222602A (en) | Apparatus for double cancellation utilizing one delay line in a moving target indicating system | |
| US3258772A (en) | Radar defruiter | |
| JPH0235955B2 (ja) |