JPH01131936A - メモリデータの編集方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はメモリに格納されたユーザプログラムと付随
するプログラム演算結果を同時に削除及び追加するメモ
リデータの編集方式に関するものである。

〔従来の技術〕

第２図は従来のメモリデータ編集方式を説明するための
メモリアクセス回路の構成図であり、図において（１）
はメモリデータ編集用のＣＰＵ、（２）はＣＰ　Ｕ　（
１）を制御するオペレーティングシステム格納したＯ３
用メモリ、（３）はユーザプログラム格納用のメモリ（
以降ユーザメモリと称する）、（４）は前記各ユーザプ
ログラム対応の演算結果（シグナルフロー）格納用のメ
モリ（以降シグナルフローメモリと称する）。

次に動作について説明する。ＣＰ　Ｕ　（１）は、オペ
レーティングシステム（Ｏ３）の制御のもとに、データ
をユーザプログラムに従って演算する。その際に、演算
結果は、ユーザプログラムが格納されたユーザメモリ（
３）のアドレスに対応するシグナルフローメモリ（４）
のアドレスに格納される。演算結果がこのようなアドレ
ス指定条件でシグナルフローメモリ（４）に格納されて
いるので、ユーザプログラムの修正によるプログラムの
移動は第３図に示すようになる。

すなわち、ＣＰ　Ｕ　（１）がＯ８の制御のもとにユー
ザプログラムメモリ（３）内のユーザプログラムを他の
アドレスに移動させる。次にＣＰ　Ｕ　（１）は８勅さ
せたユーザプログラムを格納するアドレスより、ユーザ
プログラム対応の演算結果が格納されるシグナルフロー
メモリ（４）のアドレスを演算して、演算結果をこのア
ドレスへ移動させる。

これにより、ユーザプログラムの修正に伴ない演算結果
の修正が行なわれる。

〔発明が解決しようとする問題点） 従来のメモリデータの編集方式は以上のように構成され
ているため、ユーザプログラムの削除、追加時には、ユ
ーザプログラムに付随するシグナルフローデータの移動
もＯ３の制御のもとにあるＣＰＵによって行なっていた
ので、特にＣＰＵが演算処理中にシグナルフローデータ
の移動を行なうと演算処理時間が多くなり、その影響を
少なくするにはＯ５を複雑化する必要がある。

この発明は上記のような問題点を解消するためになされ
たもので、データ編集処理時間を短縮すると共に、Ｏ３
の負荷を軽減できるメモリデータの編集方式を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明に係るメモリデータの編集方式は、中央処理装
置によるユーザプログラム編集時に、編集に係るアドレ
ス情報にもとづきユーザプログラム対応のシグナルフロ
ーデータのアドレスを演算し、該アドレスにシグナルフ
ローデータを移動する同時移動回路を備えたものである
。

〔作　用〕

この発明による同時移動回路によれば、中央処理装置に
よるソフトウェア手段でユーザプログラムを編集してい
るのと同時に、ハードウェア手段でユーザプログラム対
応のシグナルフローデータの移動先アドレスを演算し、
シグナルフローデータをシグナルフローメモリ内の移動
先アドレスに移動させることで、２つの異なるメモリデ
ータを同時移動して編集できる。

（実施例〕 以下、この発明の一実施例を図について以下に説明する
。

第１図において（１）は本システムを管理するＣＰＵ、
（３）はユーザの作成したプログラムを格納するユーザ
メモリ、（４）はユーザプログラムによる演算結果（シ
グナル・フロー）をプログラムに対応したアドレスに格
納したシグナルフローメモリ、（５）はこの結果をシグ
ナルフローメモリ（４）へ同時移動する為の同時移動回
路である。

第１図において、動作説明をする。

ＣＰ　Ｕ　（１）が、ユーザメモリ（３）のユーザプロ
グラムを移動する場合、まずユーザメモリ（３）のユー
ザプログラムを、ＣＰ　Ｕ　（１）が読み出す。

その時、同時移動回路（５）より、ユーザプログラムに
対応した演算結果（シグナル・フロー）を才各納しであ
るシグナルフローメモリ（４）のアドレスをＨ／Ｗにて
演算し、そのアドレスに格納されたシグナルフローデー
タを同時移動回路（５）へ取り込む。

次にＣＰ　Ｕ　（１）が、ユーザメモリ（３）内の新ア
ドレスへ書き込むと、同時移動回路（５）により新アド
レスに対応したシグナルフローメモリ（４）内のアドレ
スを演算して、以前取り込んだデータをシグナルフロー
メモリ（４）内のこのアドレスに書く。

この操作をくり返すことにより、ユーザプログラムの移
動と同時にシグナルフローの移動が行なわれる。

〔発明の効果〕

以上のように、この発明によればメモリデータと、該メ
モリデータに付随する他のメモリデータの転送をソフト
ウェア処理とハードウェア処理とに分散させ同時に行な
うようにしたので、データ転送処理速度が向上すると共
に、データ転送に係るオペレーティングシステムの簡素
化が図れるのに伴ない信頼性が向上するという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるメモリデータの編集
方式を実施するためのメモリアクセス回路図、第２図は
従来方式のメモリアクセス回路図、第３図は各メモリ（
３）　（４）内容を説明するメモリ構成図である。図に
おいて、（１）はＣＰＵ、（２）Ｏ３用メモリ、（３）
はユーザプログラム用メモリ、（４）は演算結果格納メ
モリ、（５）は同時移動回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 中央処理装置と、各ユーザプログラムを各アドレス毎に
   格納したユーザプログラム用メモリと、各ユーザプログ
   ラム対応のプログラム演算結果が各アドレス毎に格納さ
   れた演算結果格納用メモリと、上記中央処理装置による
   上記ユーザプログラム用メモリ格納のユーザプログラム
   の編集時に出力されるアドレス情報をもとに、上記演算
   結果格納用メモリアクセス用のアドレス情報を演算し、
   ユーザプログラムの編集と同時に対応する演算結果を編
   集する同時移動回路とを備えたことを特徴とするメモリ
   データの編集方式。