JPH01137207A - 電気−光変換器組立体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、高速度データ信号の変換器組立体、より詳細
に言えば、光源から直列的な信号を伝送する伝送路と、
並列的な電気的信号の通路との間を変換する装置に闇す
る。

Ｂ、従来の技術 高速度データ伝送の分野で、オプチカル・ファイバによ
るデータ通信が、通常の金属導体によるデータ通信の代
りに急速に普及してきた。これらのすブチカル・ファイ
バは、光の周波数で動作し、かつ広い帯域幅を持ってい
る。オプチカル・ファイバによるデータ伝送は帯域幅が
広いので、伝送されるデータ量は、通常の導電体ワイヤ
で伝送されるデータ量に比へて逃かに大きい、この厖大
な量のデータを処理するために、直列的なデータ信号を
並列的なデータ信号に変換する高速度変換装置を用いる
ことが必要である。

Ｃ０発明が解決しようとする問題点 従って、本発明の目的は、長い引出し線によって速度が
低下することなく、直列的なデータ信号を並列的なデー
タ信号に変換し、そして並列的なデータ信号を直列的な
データ信号に変換する装置を提供することにある。

本発明の他の目的は集積回路の論理チップに集積するこ
とが可能な変換処理回路を提供することにある。

本発明の他の目的は、チップの熱放散を改善するために
、小さな面積を持つ上記の変換用論理チップを提供する
ことにある。

Ｄ１問題点を解決するための手段 本発明の変換器組立体は、光信号から電気信号に、また
は電気信号から光信号へ変換するための変換器と、一方
の表面に入力端子及び出力端子の両方を持ち、且つ直列
的な信号を並列的な信号に変換する回路、及び並列的な
信号を直列的な信号に変換する回路を含む論理回路チッ
プと、変換器及び論理回路チップとの間に装着された結
合用多層チップとを含んでいる。結合用多層チップの一
方の面は変換器に結合され、結合用多層チップの他方の
面は、論理回路チップの一方の面と、２つの結合手段と
に結合されており、一方の結合手段は、結合用チップの
厚さ方向に貫通して、変換器から論理回路チップへ直列
の信号を伝送し、または論理回路チップから変換器へ直
列の信号を伝送し、他方の結合手段は、論理回路チップ
の並列に配列された端子と、上記の結合用チップの一方
の縁の近くに設けられた並列のコンタクトとを結合し、
これにより論理回路チップからの、または論理回路チッ
プへの直列的な引出し線及び並列的な引出し線の両方が
、結合用チップを介して与えられる。

Ｅ、実施例 第１図はオプチカル・ファイバ用のハイブリッド・トラ
ンシーバ１０を分解した斜視図を示している。トランシ
ーバ１０は、光信号送信器サブアセンブリ１３及び光信
号受信器サブアセンブリ１５とを含んでいる。光信号送
信器サブアセンブリ１３のボディの一方の端部１３ａは
、オプチカル・ファイバが接続され、他方の端部１３ｂ
は、導電ピン１３ｃを持っている。光信号送信器サブア
センブリ１３は、オプチカル・ファイバを介して光信号
を直列に伝送するために、ピン１３ａの処に伝送信号に
応答するレーザ、または光放射ダイオードを含んでいる
。このサブアセンブリの１例として、三菱電機社のレー
ザ、モデル番号ＦＵＯ６ＬＤがある。また、光信号受信
器サブアセンブリ１５は、円筒形をしており、その一方
の端部１５ａは、接続されたオプチカル・ファイバから
光データ信号を受取り、そして他方の端部１５ｂは、１
対の導電ピン１５ｃを持っている。受信器サブアセンブ
リ１５は、例えば三菱電機の製品、モデル番号ＦＵＩ　
ＩＰＤＩ　１のようなホトダイオード検出器を含んｔい
る。

更に、トランシーバ１０は、光信号送信器サブアセンブ
リ１３及び光信号受信器サブアセンブリ１５の両方を収
容する前部ハウジング１１を有している。ハウジング１
１は、月並な導電性材料で作られており、送信器サブア
センブリ１３を受入れるための第１の開孔１１ａと、受
信器サブアセンブリ１５を受入れるための第２の開孔１
１ｂとが設けられている。ハウジング１１の部分１１ｃ
は、長い送信器サブアセンブリ１３を完全に収納するた
めに、部分ｌｉｄよりも実質的に長く作られている。同
様に、受信器サブアセンブリ１５は、前部ハウジング１
１の短い部分ｌｉｄ内に収容されている。共通壁１１１
は部分１１ｃ及び部分１１ｄを分離し且つ隔離する。電
気的素子に対面するハウジングの端部は、窪み部１１ｅ
及びｌｌｆを持ち、これらの窪み部の中心は、開孔１１
ａ及びｌｌｂの夫々中心と合致している。送信器サブア
センブリ１３は、ピン１３ｂが窪み部１１ｅに延長され
るようにハウジング内に装着される。同様に、受信器サ
ブアセンブリ１５は、ピン１５ｂが窪み部１１ｆに突出
されるようにハウジング内に装着される。窪み部１１ｅ
及びｌｌｆは、送信器サブアセンブリの矩形状のインタ
ーポーザ２５及び受信器サブアセンブリの矩形状のイン
ターポーザ２６の夫々を挿入するのに適している。

送信器インターポーザ２５は、送信器サブアセンブリＩ
３のトランシーバ側に位置するビン１３ｂに嵌め合わせ
るに適した中空円筒形の１対の細長い導電ビン延長部２
７を挿通する開孔を持つ誘電体ブロックである。導電ビ
ン延長部２７の数は、ビン１３ｂの数と同じである。導
電ビン延長部は、ビンのソケットとして機能するように
適度な圧力をもってビンを挿入することが出来る内径を
有している。送信器サブアセンブリ側とは反対側の導電
ビン延長部は開口を持たずめくらにされている。

窪み部１１ｆ内の受信器インターポーザ２６は、ビン１
５ｂが挿入される同様な中空円筒形の１対の導電ビン延
長部２９を持っている。更に、ハウジングは、外側窪み
部１１ｇ及び１１ｈを有しており、それらの窪み部は、
結合用チップに対してビンの整列を与えるために、結合
用多層セラミック・チップ４０及び４１の厚さの約半分
の長さを受入れるに適した寸法を持っている。

後述されるこの結合用多層セラミック・チップ４０及び
４１は、送信器サブアセンブリ、または受信機サブアセ
ンブリのビンから論理回路チップのビン延長部への接続
を与えるとともに、論理チップからブラガブル回路板へ
の接続を与えるために、異なった回路パターンを含む、
一体的に合体された多層セラミック基板である。この多
層セラミック基板の１例としては、京セラ社の焼結され
た多層セラミック基板がある。この種の多層セラミック
基板の構造は、例えば、１９８２年の電子部品会議の会
報（Ｐｒｏｃｅｅｄｉｎｇ　ｏｆ　ＥｌｅｃｔｒｉｃＣ
ｏｍｐｏｎｅｎｔｓ　Ｃｏｎｆｅｒｅｎｃｅ　）に開示
されたドープ（Ｊ。

Ｄｏｒｌｅｒ　）等による文献に記載されている。結合
用多層セラミック・チップ４０及び４１は、矩形のチッ
プに合致した形状の窪み部１１ｇ及びｌｌｈに夫々装着
することによって、ビン延長部２７及び２９に隣接した
一面を持つ変換器に対してチップを整列させる。結合用
多層セラミック・チップ４０及び４１の反対側の面に、
集積回路チップ５０及び５１が夫々設けられている。前
部ハウジング１１の前面の形に合致したヒート・シンク
ロ０が、夫々の集積回路チップ５０及び５１の背面５０
ｂ及び５１ｂの側に装着される。第２図を参照すると、
結合用多層セラミック・チップ４０及び４１の部分を受
入れて、整列させるための矩形の窪み部６１及び６２を
有するヒート・シンク・ハウジング６０が示されている
。集積回路チップ５０及び５１は窪み部６１ａ及び６２
ａに嵌め込まれる。外側の延長壁６０ａは、第１図の窪
み部１１ｊに嵌合して、チップ４０及び４１の底面を除
いて、完全にハウジングを被う。

論理回路チップ５０は、信号の直列化回路、増幅回路及
びクロック抽出回路を含み、そして結合用多層セラミッ
ク・チップ４０に対向する面に位置付けられる全てのコ
ンタクトを有している。論理チップは例えば、ＩＢＭ社
製の公知の０４接続部を持つ高速度バイポーラ型論理チ
ップである。

直列化回路、増幅回路及びクロック抽出回路は公知であ
る。他の公知のデバイスとして、アドバンス・マイクロ
社製のデバイスＡＭ７９６８（送信器）及びＡＭ７９６
９（受信器）チップが使われる。後者のチップは、電子
デザイン誌 （Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｓｉ８ｎ　）の７９頁乃
至８３頁に記載されている。

第１図に示された論理チップ５０または５１の表面５０
ａまたは５１ａにはコンタクトが設けられている。論理
チップ５０または５１は、結合用チップ４０または４１
の表面４０ａまたは４１ａ上のコンタクトの数及び位置
に対応する接続パッドを含んでいる。論理チップ５０は
、送信器サブアセンブリのビン１３ｂの数に対応する複
数個の小さな出力部を与えるために、結合されるべき複
数個の並列のデータ入力を直列化する回路が設けられて
いる。これらの１対の出力部は、送信器用変換器への直
列データ路を与えるための１対の送信器用変換器ビンと
対応している。また、論理チップ上の複数個の並列の入
力コンタクトが、多層セラミック結合チップの表面と対
向する同じ表面に設けられてし“旭る。同様に、論理チ
ップ５１は、結合用多層セラミック・チップ４１と隣接
した表面５１ａに関連付けられた並列化回路、増幅回路
及びクロック回復回路を含んでいる。コンタクトが設け
られていない論理チップ５０及び５１の広い表面５０ｂ
及び５１ｂ（第１図）は、熱放散を行うためのヒートシ
ンク６０に接触している。

第３図を参照すると、１対のコンタクト６１及び６３が
受信器用論理チップ５１のための受信用入力コンタクト
として示されている。これらのコンタクトは、受信器サ
ブアセンブリ１５の１対のピン１５．ｃからピン延長部
２９、ワイヤ・パッド６５及び結合用チップ４１内の交
差接続線を介して、オプチカル・ファイバにより直列に
伝送されたデータ信号を受は取る。送信器サブアセンブ
リの結合用チップの場合、論理チップ５０のための同じ
これらのコンタクト６１及び６３は、ピン延長部２７、
ワイヤ・パッド６５及び結合用チップ４１の交差接続線
を介して、送信器サブアセンブリ１３のピン１３ｃへ直
列にデータ信号を出力するためのコンタクトである。出
力コンタクト７１乃至８０は、論理チップ５１の並列の
出力コンタクトである。送信器サブアセンブリの結合用
チップの場合、論理チップ５０に直列化のための並列の
信号入力用コンタクトが同じように配列されている０番
号が付けられていない他のコンタクトは、電圧テスト用
、信号制御回路用、電源接続用及び論理チップ５０また
は５１の他のモニタ用のコンタクトとして使用される。

結合用多層セラミック・チップ４０または４１は、面４
０ａまたは４１ａと反対側の面４０ｂまたは４１ｂ（第
６図参照）にコンタクト９１及び９２を持っている。第
３図、第４図及び第５図を参照して細述するように、こ
れらのコンタクト９１及び９２は、ビン延長部２７及び
２８の位置と対応している。ピン延長部２７及び２９と
、結合用多層セラミック・チップ４０及び４１上のコン
タクト９１及び９２との間に良好な電気的接触を与える
ために、網目入りのシリンダ、またはパッドが設けられ
る。この種のパッドの１例としては、ニュージャージ州
のチクニット社（Ｔｅｃｋｎｉｔ　）の製品、７７ス・
ホタ）’　（ＦＵＺＺ　ＢＵＴＴＯＮ　）　カアル。

第４図を参照すると、論理チップ５０または５１に対向
する面を図示した結合用多層セラミック・チップ４０ま
たは４１の表面層４１ａまたは４０ａが示されている。

これらの結合用チップは送信器用も受信器用もすべて同
じなので、そのうちの１方だけを示して説明する。接続
用端子８１及び８３は、結合用チップ４１の受信用入力
端子か、または、結合用チップ４０の直列の出力端子で
あり、それらは直列伝送ラインのデータ信号を伝送する
。これらの端子は、論理チップ５０または５１の夫々の
コンタクト６１及び６３に装着される。

コンタクト７１ａ乃至８０ａは、論理チップ５１から結
合用多層セラミック・チップ４１へ並列の出力信号を与
えるために、論理チップ５１上の対応するコンタクト７
１乃至８０に接続される。同様に、結合用チップ４０上
に同じように設けられたコンタクトが、論理チップ５０
上の同様なコンタクトに接続される。結合用チップ４０
または結合用チップ４１の接続端子８１及び８３は、結
合用チップ４０または結合用チップ４１の配線変換用内
部層４０ｃまたは４１ｃ（第５図）まで貫通された貫通
導電体１０１を有しており、配線変換用内部層４０ｃま
たは４１ｃの交差接続線によって、第６図に示されたよ
うに、結合用チップ４０または４１の反対側の面４０ｂ
または４１ｂのコンタクト９１及び９２に接続される。

コンタクト８１の貫通導電体１０１は、層４０ａと４１
ｂとの間にある層４０ｃの端子８１ａか、または、層４
１ａと４１ｂとの間にある層４１ｃの端子８１ａへ貫通
し接続されている。同様に、コンタクト８３の貫通導電
体１０３は、配線変換用内部層４０Ｃまたは４１ｃの端
子８３ａに貫通して接続されている。

端子８１ａは、プリント回路技術による内部の接続線８
１ｃを通して端子８１ｂに接続されている。端子８１ｂ
は、結合用チップの層４０ｃまたは４１ｃの貫通導電体
１０７を使って層４０ｂまたは４１ｂの端子８１ｄ（第
６図）に接続されている。結合用チップの層４０ｂまた
は４１ｂの端子８１ｄは、カップリング・コンデンサ１
０５を介して端子８１ｅに接続される。端子８１ｅは、
貫通導電体１０９を介して、内部層４０Ｃまたは４１ｃ
上の端子８１ｆに接続されている。端子８１ｆは、プリ
ント回路技術による接続１Ｌ１１０８を介して端子９１
ａに接続され、また、貫通導電体１１９を介して層４０
ｂまたは４１ｂ上のコンタクト９１に接続されている。

同様に、端子８３は、層４０ｃまたは４１Ｃの端子８３
ａに接続され、そして端子８３ａは、接続、１ｇ！８３
０を介して端子８３ｂに接続されている。端子８３ｂは
、貫通導電体１２７を介して層４０ｂまたは４１ｂの端
子８３ｄに接続されている０層４０ｂまたは４１ｂの端
子８３ｄは、カップリング・コンデンサ１１１を介して
端子８３ｅに接続されている。端子８３ｅは、導電性貫
通部１１２を介して内部層４０Ｃまたは４１ｃの端子８
３ｆに接続されている。

端子８３ｆは、プリント回路技術による接続線１１３を
介して端子９２ａに接続され、そして貫通導電体１１５
を介して層４０ｂの端子９２に接続されている。このよ
うにして、１対のコンタクト９１及び９２は、多層接続
構造を通して論理チップの端子６１及び６３に接続され
る。

第３図及び第４図を参照すると、集積回路チップ５０ま
たは５１上の並列のコンタクト７１乃至８０が、結合用
多層チップ４０または４１の面４０ａまたは４１ａ上の
対応するコンタクト７１ａ乃至８０ａに接続されている
ことが示されている。

これらのコンタクト７１ａ乃至８０ａは、貫通導電体１
２３を介して第７図に示した第２の中間内部層４０ｅま
たは４１ｅ上の端子７１ｂまたは８０ｂに接続されてい
る。この層は層４０ａまたは４１ａに隣接していること
が望ましい、これらの端子７１ｂまたは８０ｂは、交差
接続線１２５を経てチップ４０または４１の一方の縁の
付近の対応する端子７１ｃ乃至８０ｃに接続されている
。

これらの端子７１ｃ乃至８０ｃは、転じて貫通導電体１
１９を介して第４図の面４０ａまたは４１ａ上の対応す
るコンタクト７１ｄ乃至８０ｄに接続される。このよう
にして、チップ４１からの並列の出力信号は、非常に短
い引出し線の長さで出力コンタクトに印加される。基体
の１つの層の厚さは、たったの約０．２ミリメートル（
８ミル）であり、多層結合用チップの全体の厚さは、た
った２、５４ミリメートル（１００ミル）である。

同様に、面４０ａ上の７１ｄ乃至８０ｄにおける送信源
からの並列的の信号は、中間内部層４０ｅを経て論理チ
ップのコンタクト７１ａ乃至８０ａに接続される。参照
数字が付けられていない他のコンタクトは、同じように
、チップへの電源用、及びテスト・ポイント用として接
続される。また、高周波シールドを与えるために、層は
スルーホール部分及び絶縁体部分を除いて、全て導電体
で被われるのが好ましい。

第８図を参照すると、チップ４０または４１の面４０ａ
または４１ａ上のコンタクト・パッド７１ｄ乃至８０ｄ
は、ベース基板１２０に隣接して設けられ、そのコンタ
クト・パッドに上述の変換器モジュール１０が装着され
ていることが示されている。−ベース基板１２０は、セ
ラミック基板１３５の表面上の複数個の導体１３３を含
み、複数個の導体１３３の間隔は、コンタクト７１ｄ乃
至８０ｄの間隔と一致している。シリコン・ブムの芯に
金属環１３１が設けられたエラストマ・コネクタ１３０
が、セラミック基板の表面に設けられる（第９図）、金
属環の間隔は、導体１２３及びコンタクト７１ｄ乃至８
０ｄにマツチしているので、コネクタ１３０が基板１３
５と、コンタクト７１ｄ乃至８０ｄとで構成する隅部に
装着されたとき、結合用多層チップ４０または４１は、
論理回路チップのコンタクト７１乃至８０からベース基
板の導体１３３への相互接続を与える。エラストマ・コ
ネクタ１３０は、例えば、ペンシルパニャ州のＰＣＫエ
ラストメトリックス社（ＰＣＫ　Ｅｌａｓｔｏａ＋ｅｔ
ｒｉｃｓ　）のＭＯＥエラストマ・コネクタであってよ
い。

Ｆ０発明の効果 上述したように、本発明は低価格で、且つ接続線が短い
信号変換器組立体を提供する。

【図面の簡単な説明】

第１図は本発明に従った変換器の実施例を示す斜視図、
第２図は第１図の変換器に用いるヒートシンクの斜視図
、第３図は第１図に示した論理回路チップの一方の表面
を示す平面図、第４図は第１図の結合用チップの一方の
外表面を示す平面図、第５図は第１図に示した結合用チ
ップに含まれた、交差接続用の第１の中間層を示す平面
図、第６図は第３図に示したチップの面とは反対の側に
ある表面を示す平面図、第７図は第１図の結合用チップ
に含まれた、交差接続用の第２の中間層を示す平面図、
第８図はエラストマ・コネクタを持つブラガブル・ベー
ス基板上に装着されたトランシーバを示す図、第９図は
公知のエラストマ・コネクタを示す斜視図である。 １１・・・・前部ハウジング、１３・・・・送信器サブ
アセンブリ、１５・・・・受信器サブアセンブリ、２５
・・・・送信器インターポーザ、２６・・・・受信器イ
ンターポーザ、２７．２９・・・・導電ビン延長部、４
０．４１・・・・結合用多層セラミック・チップ、４０
ａ、４１ａ・・・・結合用多層セラミック・チップの一
方の表面層、４０ｂ、４１ｂ・・・・結合用多層セラミ
ック・チップの他方の表面層、４００．４１ｃ・・・・
配線変換用の第１の中間内部層、４０ｅ、４１６・・・
・配線変換用の第２の中間内部層、５０．５１・・・・
集積回路チップ、６０・・・・ヒート・シンク、１０１
．１０３．、．１１９．１２３・・・・貫通導電体、１
３０・・・・エラストマ・コネクタ。 出　願　人　　インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代　理　人　　弁理士　　山　　本　　仁　　朗（外１
名） １！３図 ％ｐ里千シブ 、　−−Ｌ＋Ｏ又１！　４１ ／ ｊＩ９図

Claims (1)

1. 【特許請求の範囲】 （ａ）一対の直列伝送線端子を持つ電気−光変換器と、 （ｂ）直列−並列変換回路または並列−直列変換回路を
   もち、その直列端子と並列端子が同一の１つの表面上に
   設けられてなる論理チップと、 （ｃ）上記変換器と上記論理チップの間に取りつけられ
   た結合用多層チップとを具備し、 （ｄ）上記結合用チップの１つの表面は上記一対の直列
   伝送線端子に結合され、上記結合用チップの反対側の表
   面は上記直列端子と並列端子において上記論理チップの
   １つの表面上に結合され、 （ｅ）上記結合用チップは上記結合用チップの厚さ方向
   に沿つて上記直列線端子を上記論理チップ上の対応する
   直列端子に接続するための貫通導電体手段と、上記結合
   用チップの１つの表面上に複数の接点を設ける手段と、
   該複数の接点を上記論理チップの上記並列端子に結合す
   る手段を有している、 電気−光変換器組立体。