JPH01140318A - Input device signal transmission method - Google Patents

Input device signal transmission method

Info

Publication number
JPH01140318A
JPH01140318A JP62297599A JP29759987A JPH01140318A JP H01140318 A JPH01140318 A JP H01140318A JP 62297599 A JP62297599 A JP 62297599A JP 29759987 A JP29759987 A JP 29759987A JP H01140318 A JPH01140318 A JP H01140318A
Authority
JP
Japan
Prior art keywords
input device
data
input
microcomputer
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62297599A
Other languages
Japanese (ja)
Inventor
Masanobu Nagaoka
長岡 正伸
Nobuaki Otsuki
大槻 延明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Taga Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Taga Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Taga Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Taga Engineering Co Ltd
Priority to JP62297599A priority Critical patent/JPH01140318A/en
Publication of JPH01140318A publication Critical patent/JPH01140318A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To prevent the malfunction of a system from being generated even when an input device receives a disturbance noise by performing data communication by a normal transmission/reception sequence by detecting the abnormal state of the input device immediately even when only one signal line between a processor and the input device is prepared and no reset line is prepared. CONSTITUTION:A monitoring timer 37 is provided at an input device 3 side, and the data transmission output of a microcomputer 33 that is a controller at the input device 3 side is set as a signal from the input device 3 to the processor (main body). And a part of the output is inputted to the clock input of the monitoring timer 37, and the reset output of the monitoring timer 37 is inputted to the reset input of the microcomputer 33. Therefore, it is possible to perform data communication successively without being interrupted by always setting a processor side as a data request side and the input device 3 side as a data delivery side even when only one signal line 32 is prepared and no control line is prepared. In such a way, the malfunction as the system can be prevented from being generated even when abnormality due to the disturbance noise is generated at the input device 3 side.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワードプロセッサのような入力装置と処理装
置との間の信号伝送方式に係り、特に入力装置側におけ
る。外乱雑音等による異常が発生した場合の異常検出お
よび正常復帰方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a signal transmission method between an input device such as a word processor and a processing device, particularly on the input device side. This invention relates to abnormality detection and normal recovery methods when an abnormality occurs due to disturbance noise, etc.

〔従来の技術〕[Conventional technology]

従来の装置では、特開昭57−174633号に記載さ
れているように、入力装置を使い易くすることを目的と
して入力装置と処理装置間を少ない配線で接続するよう
にして両者間を結ぶケーブルに可り’A性をもたせるた
め、両者間のデータ送受には一本の信号線によるシリア
ル伝送方式が採用されていた。しかしながら、このデー
タ伝送方式では、データの伝送および制御を含めた信号
線が一本のみであり、入力装置に対するリセット等の制
御線が専用には設けられていなかった。このため人力装
置側が外乱雑音等を受けた場合には次のような不具合が
発生するという問題があった。
In conventional devices, as described in Japanese Patent Application Laid-Open No. 57-174633, cables are used to connect the input device and processing device with fewer wires in order to make the input device easier to use. In order to provide as much 'A' characteristics as possible, a serial transmission method using a single signal line was used for data transmission and reception between the two. However, in this data transmission system, there is only one signal line including data transmission and control, and there is no dedicated control line for reset, etc. for the input device. Therefore, when the human-powered device receives disturbance noise or the like, there is a problem in that the following problems occur.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来、入力装置側が外乱雑音等を受けた場合には、誤動
作を生ずるだけでなく、予め定められたデータ伝送手順
が乱れ、場合によっては、入力装置及び処理装置の両者
が共にデータ待ち状態となり、このためその後のデータ
の送受が不可能になる現象が発生するという不具合があ
った。
Conventionally, when the input device side receives disturbance noise, etc., it not only causes a malfunction, but also disrupts the predetermined data transmission procedure, and in some cases, both the input device and the processing device enter a data waiting state. For this reason, there was a problem in that a phenomenon occurred in which subsequent data transmission and reception became impossible.

また誤動作を検知する方法としては、入力装置側のマイ
クロコンピュータのプログラム中に、正常ルーチンが終
る度に特定端子に特定の信号が出力されるようにサブル
ーチンを入れておく方法などが考えられるが、この場合
にはプログラムが複雑になるという不具合もあった。
Another possible method for detecting malfunctions is to include a subroutine in the program of the microcomputer on the input device side so that a specific signal is output to a specific terminal every time a normal routine ends. In this case, there was also a problem that the program became complicated.

本発明の目的は、このような問題を解消し、信号線が一
本のみで制御線がない場合であっても、常に処理装置側
がデータ要求側、入力装置側がデータ送出側とし、デー
タ通信が途絶えることなく継続可能な信号伝送方式を提
供することにある。
The purpose of the present invention is to solve such problems, and even when there is only one signal line and no control line, the processing device side is always the data requesting side and the input device side is the data sending side, so that data communication can be performed. The objective is to provide a signal transmission system that can continue without interruption.

〔問題点を解決するための手段〕 上記目的を達成するため、本発明では、入力装置側に監
視タイマを設け、入力装置側の制御装置であるマイクロ
コンピュータのデータ送信出力を入力装置から処理装置
への信号とするとともに、この出力の一部を上記監視タ
イマのクロック入力に入力させ、また監視タイマのリセ
ット出力を上記マイクロコンピュータのリセット入力に
入力させるようにした。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides a monitoring timer on the input device side, and transmits the data transmission output of the microcomputer, which is the control device on the input device side, from the input device to the processing device. A part of this output is inputted to the clock input of the monitoring timer, and a reset output of the monitoring timer is inputted to the reset input of the microcomputer.

〔作用〕[Effect]

本発明の通信方式の通信開始条件は、初めに入力装置側
からデータを処理装置側へ送ることが条件である。これ
は、入力装置側は監視タイマ(ウォッチドッグタイマと
呼ばれるタイマをいう)によりマイクロコンピュータ(
以下マイコンという)からのデータを常に監視すること
により、入力装置側が万一暴走した場合でも入力装置側
が初めにリセット状態となり、最初にデータを処理装置
側へ送出することか可能となるためである。したがって
、入力装置側のマイコンのプログラムは先ず入力装置側
から処理装置側に向ってデータを送出するように作られ
る。またその後の入力装置側の入力キーデータは一定周
期で処理装置側に送られる。処理装置はこの入力データ
を受信し、そのデータの処理を行った後、入力装置にシ
リアル伝送線を通じて制御信号を送出する。さらにこの
制御信号を受信した入力装置は、処理装置が制御信号を
送出してからプログラムで設定した一定時間後に処理装
置へデータを送出する。
The communication start condition of the communication method of the present invention is that data is first sent from the input device side to the processing device side. This is because the input device side uses a monitoring timer (a timer called a watchdog timer) to control the microcomputer (
By constantly monitoring the data from the microcontroller (hereinafter referred to as the microcontroller), even if the input device goes out of control, the input device will first go into a reset state and will be able to send the data to the processing device first. . Therefore, the program for the microcomputer on the input device side is first created to send data from the input device side to the processing device side. Further, the subsequent input key data on the input device side is sent to the processing device side at regular intervals. The processing device receives this input data, processes the data, and then sends a control signal to the input device through the serial transmission line. Furthermore, the input device that has received this control signal sends data to the processing device after a certain period of time set in the program after the processing device sends out the control signal.

以上の一連の動作を繰り返すことにより正常通信が行わ
れる。ここで入力装置が処理装置にデータを送出する際
1本発明では同時に監視タイマのクロック部へもデータ
を送出している。なお、このデータはマイコンのプログ
ラムによって一定周期で送られているので、入力装置に
異常が発生して一定時間経過してもデータが送られない
場合には、監視タイマはこれを検知して入力装置マイコ
ンにリセット信号を送出する。これにより入力装置はリ
セット状態となり、入力装置マイコンは初期設定され通
信が再開始されて正常通信を可能ならしめる。
Normal communication is performed by repeating the above series of operations. Here, when the input device sends data to the processing device, in the present invention, data is also sent to the clock section of the monitoring timer at the same time. Note that this data is sent at regular intervals by the microcomputer program, so if an error occurs in the input device and data is not sent even after a certain period of time, the monitoring timer will detect this and input the data. Sends a reset signal to the device microcontroller. This puts the input device into a reset state, initializes the input device microcomputer, restarts communication, and enables normal communication.

すなわち本通信方式は、入力装置側が外乱雑音により異
常となるような場合が発生しても、所要の送受信シーケ
ンスにしたがって動作するような上記作用の働きによっ
て、システムとして誤動作することのないようにさせる
ものである。
In other words, this communication system prevents the system from malfunctioning even if an abnormality occurs on the input device side due to disturbance noise by operating according to the required transmission/reception sequence. It is something.

〔実施例〕〔Example〕

以下、本発明を図面にしたがって詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.

第2図は、本発明の一実施例を用いたワードプロセッサ
の一般的な外観構成を示した斜視図である。第2図にお
いて、1は本体で、入力装置3がらの信号を処理する処
理装置であり、またこの本体には、記録媒体であるフレ
キシブルディスク装置4が収納されている。2はCRT
表示部で、ここで状態表示が行われる。印刷出力は5の
プリンタによって行われる。入力装置3は通常本体の前
に置かれ、操作者はそのキーボード上のキー操作による
接点の開閉操作を介して文字等の入力を行う。また本体
1と入力装置3間は、ケーブル7で接続され、入力装置
から入力されたデータは7を経由して本体に伝送される
ようになっている。
FIG. 2 is a perspective view showing the general external configuration of a word processor using one embodiment of the present invention. In FIG. 2, 1 is a main body, which is a processing device for processing signals from an input device 3, and a flexible disk device 4, which is a recording medium, is housed in this main body. 2 is CRT
The status is displayed on the display section. Print output is performed by five printers. The input device 3 is normally placed in front of the main body, and the operator inputs characters and the like by operating keys on the keyboard to open and close contacts. Further, the main body 1 and the input device 3 are connected by a cable 7, and data input from the input device is transmitted to the main body via 7.

第3図は、第2図に示すワードプロセッサを作動させる
主制御回路のハード構成を示すブロック図である。第3
図において、プログラム蓄積形ユニットである中央処理
装置(以下、CPUという)10と、このCPUl0に
より電源投入時に実行されるべきプログラムを記憶して
いるブート・リード・オンリ・メモリ(以下、ブートR
OMという)11と、上記本体1が文書編集装置等とし
ての機能を実行するためのプログラムを記憶するプログ
ラムメモリ12と、フレキシブルディスク装置id (
FDDという)4を制御するフレキシブルディスク制御
回路(FDCという)13と、ドツトマトリクスで漢字
を表わすドツトデータを漢字コードを索引として記憶し
ているキャラクタジェネレータ(CGという)14と、
CPUl0の指令によってCG14からドツトデータを
読み出し、CRT2を動作させる信号を発生させるCR
Tコントローラ15と、入力装置3からのキー人力情報
を制御するキー人力制御装置(キー人力GEという)1
6とから構成され、各回路の相互間はパスライン20で
結合されている。
FIG. 3 is a block diagram showing the hardware configuration of a main control circuit that operates the word processor shown in FIG. 2. Third
In the figure, a central processing unit (hereinafter referred to as CPU) 10, which is a program storage type unit, and a boot read-only memory (hereinafter referred to as boot R
OM) 11, a program memory 12 that stores programs for the main body 1 to execute functions as a document editing device, etc., and a flexible disk device ID (
a flexible disk control circuit (referred to as FDC) 13 that controls the kanji (referred to as FDD) 4; and a character generator (referred to as CG) 14 that stores dot data representing kanji characters in a dot matrix using kanji codes as indexes.
A CR that reads dot data from the CG14 according to a command from the CPU10 and generates a signal to operate the CRT2.
T controller 15 and a key human power control device (referred to as key human power GE) 1 that controls key human power information from the input device 3
6, and each circuit is connected to each other by a pass line 20.

上記の構成において、電源が投入されると、CPUl0
はブートROMIIに記憶されたプログラムを実行する
。そして通常におけるプログラムでは、フレキシブルデ
ィスク装置4にセットされたフレキシブルディスクに記
憶されているデータを、プログラムメモリ12に転送さ
れる6そしてこの転送が終了すると、プログラムメモリ
に記憶されたプログラムに従ってCPUl0が制御を実
行する。その結果、入力装置3のキー人力操作に従い、
キー人力CE16及びCPUl0を介してCRT2への
文字表示及び文書編集等の処理が可能となる。
In the above configuration, when the power is turned on, CPUl0
executes the program stored in the boot ROMII. In a normal program, the data stored on the flexible disk set in the flexible disk device 4 is transferred to the program memory 126, and when this transfer is completed, the CPU 10 controls according to the program stored in the program memory. Execute. As a result, according to the manual key operation of the input device 3,
Processing such as displaying characters on the CRT 2 and editing documents is possible through the key human power CE16 and CPU10.

第4図は、第3図に示すキー人力CE16と入力装置3
との一般的構成を示すブロック図である。
Figure 4 shows the key manual CE16 and input device 3 shown in Figure 3.
FIG. 2 is a block diagram showing the general configuration of the FIG.

第4図においてキー人力CE16は、処理集積回路(処
理ICという)30と、処理IC3oのTx2端子及び
Rx2端子に接続された情報送受用オープンコレクタ型
のバッファ素子31及び45の相互に他方の端子に接続
された信号線32とから構成されている。また入力装置
3は、演算大規模集積回路(マイクロコンピュータ、以
下、マイコンという)33と、このマイコンのTxl、
Rxl端子に接続された上記のものと同じバッファ素子
34及び35と、その相互に他方の端子に接続された信
号線と、マイコン33の他の端子に接続されキー人力箇
所の抽出に使用するデコーダ回路37と、このデコーダ
回路37の他方の端子に接続されたキースイッチマトリ
クス回路38と、発光ダイオード(LED)の点灯用と
してマイコン33の他の端子に接続されたLED制御回
路41と、ブザーの鳴動用としてマイコン33の他の端
子に接続されたブザー鳴動回路44とから構成されてい
る。
In FIG. 4, the key input CE 16 is a processing integrated circuit (referred to as processing IC) 30, and open collector type buffer elements 31 and 45 for information transmission/reception connected to the Tx2 terminal and Rx2 terminal of the processing IC 3o. The signal line 32 is connected to the signal line 32. In addition, the input device 3 includes a large-scale arithmetic integrated circuit (microcomputer, hereinafter referred to as a microcomputer) 33, a Txl of this microcomputer,
Buffer elements 34 and 35, which are the same as those described above, connected to the Rxl terminal, signal lines mutually connected to the other terminal, and a decoder connected to the other terminal of the microcomputer 33 and used to extract the key input point. circuit 37, a key switch matrix circuit 38 connected to the other terminal of this decoder circuit 37, an LED control circuit 41 connected to the other terminal of the microcomputer 33 for lighting a light emitting diode (LED), and a buzzer. It is comprised of a buzzer sounding circuit 44 connected to another terminal of the microcomputer 33 for sounding.

上記構成の動作は次のとおりである。CPUl0からパ
スライン20を経由したデータが処理IC30に伝送さ
れると、Tx2端子からデータを出力し、バッファ素子
31を経由して信号線32に送出され、ケーブル7を通
り、入力装置3の中にあるバッファ素子35を経由して
マイコン33に入力される。入力後、マイコン33はデ
ータを判別し、結果はLED制御回路41やブザー鳴動
回路44を駆動させる。さらに操作者のキー操作により
閉ざされた接点箇所を抽出するためには、マイコンから
デコーダ回路にアドレス信号を出力してスイッチマトリ
クス38全域を電気的に掃引する。このように電気的に
掃引が行われる中で操作者によるキー操作が行われるこ
とにより抽出したスイッチオンアドレスは、マイコン3
3のTxl端子からデータを出力しバッファ素子34を
経由して信号線32に送出される。このデータはケーブ
ル7を通り、キー人力CE16の中のバッファ素子45
を経由してCPUl0により判別される。
The operation of the above configuration is as follows. When data is transmitted from the CPU 10 via the path line 20 to the processing IC 30, the data is output from the Tx2 terminal, sent out to the signal line 32 via the buffer element 31, passed through the cable 7, and sent to the input device 3. The signal is input to the microcomputer 33 via the buffer element 35 located at . After the input, the microcomputer 33 determines the data, and the results drive the LED control circuit 41 and buzzer sounding circuit 44. Furthermore, in order to extract a contact point closed by the operator's key operation, the microcomputer outputs an address signal to the decoder circuit to electrically sweep the entire switch matrix 38. The switch-on address extracted by the operator's key operation while the electrical sweep is performed in this way is sent to the microcomputer 3.
Data is output from the Txl terminal of No. 3 and sent to the signal line 32 via the buffer element 34. This data passes through cable 7 to buffer element 45 in key power CE16.
It is determined by CPU10 via .

第5図はデータの送受信のタイミングを示す。FIG. 5 shows the timing of data transmission and reception.

第5図において、入力装置のキーボードはキーボードデ
ータを処理装置のある、いわばホス1〜側に送出し、ホ
スト側からLED点灯、ブザー鳴動等を行わせる制御信
号、すなりちCTL信号を受信し、再び一定時間間隔(
T)でデータ(図中のDATA)をホスト側に送出する
。このときのデータの構成例を第6図に示す。
In Fig. 5, the keyboard of the input device sends keyboard data to the host side where the processing device is located, so to speak, and receives from the host side a control signal, a control signal for lighting an LED, sounding a buzzer, etc. , again at fixed time intervals (
T) sends data (DATA in the figure) to the host side. An example of the data structure at this time is shown in FIG.

第6図は、データのシリアル伝送時における各データに
関するデータフォーマットである。第6図において、ス
タートビット5TB(図では低電位レベルの信号で示す
)及びストップビット5TPB(図では高電位レベルの
信号で示す)で狭まれた8ビツトのデータから成る構成
は、ノンリターンゼロ(NRZと称する)方式と呼ばれ
るものである。そしてこの方式の内容をスタートビット
STBの立ち下りタイミングで捕らえ、データの各ビッ
トの中央をねらいなから5TPBの立ち上りまでサンプ
リングしてデータを読み取るものである。
FIG. 6 shows a data format regarding each data during serial data transmission. In FIG. 6, the configuration consisting of 8-bit data narrowed by a start bit 5TB (indicated by a low potential level signal in the figure) and a stop bit 5TPB (indicated by a high potential level signal in the figure) is a non-return zero. (referred to as NRZ) method. The contents of this method are captured at the falling timing of the start bit STB, and the data is read by sampling from the center of each bit of data to the rising edge of 5TPB.

以上のような方式により、通常通信状態において信号の
送信、及び受信が交互に行われる。ここで、入力装置3
が異常状態となった場合に対して対策回路を設けた本発
明について説明する。
According to the method described above, signal transmission and reception are performed alternately in the normal communication state. Here, input device 3
The present invention will be described in which a countermeasure circuit is provided for the case where the device is in an abnormal state.

第1図は本発明のブロック図を示すもので、第4図で示
したキー人力CE16と入力部[3との一般構成のうち
、処理IC30とマイコン33との間の本発明の回路構
成を詳細に示したものである。データの送受信は、処理
IC30とマイコン33との間で行われる。データは処
理I’ C30に接続されたバッファ素子31及び45
と、マイコン33に接続されたバッファ素子35及び3
4を経由して信号線32によって伝送されると同時に。
FIG. 1 shows a block diagram of the present invention, and shows the circuit configuration of the present invention between the processing IC 30 and the microcomputer 33 among the general configuration of the key input CE 16 and the input section [3 shown in FIG. This is shown in detail. Data is transmitted and received between the processing IC 30 and the microcomputer 33. Data is transferred to buffer elements 31 and 45 connected to processing I'C30.
and buffer elements 35 and 3 connected to the microcomputer 33.
At the same time as being transmitted by signal line 32 via 4.

信号線36によってマイコン33からのデータ出力の一
部が監視タイマ37に伝送される。この監視タイマ37
は外乱雑音等によってマイコンが暴走した場合にリセッ
ト信号を発生させるものである。なお第1図では、監視
タイマのリセット出力でマイコン33をリセットするだ
けでなく、?lV電圧VCCが不安定な場合でもシステ
ムを安定に動作させるため電源リセット回路の出力によ
ってもマイコン33をリセットしうるよう、面出力をO
R回路40を介してマイコン33のリセット端子に入力
するような構成図を示しである。
A part of the data output from the microcomputer 33 is transmitted to the monitoring timer 37 via the signal line 36 . This monitoring timer 37
This generates a reset signal when the microcomputer goes out of control due to disturbance noise or the like. In addition, in FIG. 1, the microcomputer 33 is not only reset by the reset output of the monitoring timer; In order to operate the system stably even when the lV voltage VCC is unstable, the surface output is set to O so that the microcomputer 33 can be reset by the output of the power supply reset circuit.
This is a block diagram showing input to the reset terminal of the microcomputer 33 via the R circuit 40.

第7図は、具体的な監視タイマの動作を説明するもので
ある。第7図(a)は監視タイマのブロック図を示した
ものであり、入力装置マイコンからのデータは、マイコ
ンのプログラムにより一定周期間隔(T)で信号線36
を通って監視タイマ37のクロック入力部に伝送され、
監視タイマは常にこの時間間隔を監視している。第7図
(b)は監視タイマの基本動作図で、CK I Ct 
t RESETの各端子における波形図でその動作を示
している。
FIG. 7 specifically explains the operation of the monitoring timer. FIG. 7(a) shows a block diagram of the monitoring timer, and data from the input device microcomputer is sent to the signal line 36 at fixed periodic intervals (T) according to the microcomputer program.
is transmitted to the clock input section of the supervisory timer 37 through
A watchdog timer constantly monitors this time interval. FIG. 7(b) is a basic operation diagram of the monitoring timer.
The operation is shown in the waveform diagram at each terminal of t RESET.

第7図(b)において、マイコンからのデータが監視タ
イマの端子Cにに入力され、このデータが、−ヒ記周期
Tより長いT v dの時間以上斜絶えると監視タイマ
37のリセット端子(RESET)からリセット出力を
信号線38を介して、第1図に示したようにOR回路4
0に伝送し、電源リセット回路41の信号とOR動作の
結果により、マイコン33に一定時間(Twr)リセッ
ト信号を送る。
In FIG. 7(b), data from the microcomputer is input to the terminal C of the monitoring timer, and when this data is interrupted for a time T v d, which is longer than the period T described in -h, the reset terminal of the monitoring timer 37 ( RESET) is sent via the signal line 38 to the OR circuit 4 as shown in FIG.
0, and based on the result of the OR operation with the signal from the power supply reset circuit 41, a reset signal is sent to the microcomputer 33 for a certain period of time (Twr).

なお、この信号は低電圧レベルでリセットするものであ
る。また監視タイマのCt端子はコンデンサ39により
接地され、Cに端子への入力波形によりコンデンサ39
が充放電を繰返すなかで、入力波形が正常に継続される
間はリセット出力を発生せず、入力データが途絶えるよ
うな異常な時間Twdの経過によりリセット出力を発生
させるような時間T w dの設定をコンデンサ39の
放電降下電圧の傾斜から得られるようにしである。
Note that this signal is reset at a low voltage level. In addition, the Ct terminal of the monitoring timer is grounded by the capacitor 39, and the capacitor 39 is grounded by the input waveform to the C terminal.
During repeated charging and discharging, the reset output is not generated while the input waveform continues normally, but the reset output is generated due to the passage of an abnormal time Twd when the input data is interrupted. The setting is obtained from the slope of the discharge voltage drop of the capacitor 39.

第8図は監視タイマにより異常時にリセット出力が送出
される場合の通信タイミングを示す。第8図において、
信号Aは、第1図に示したシリアル信号線7に伝送され
る入力装置側のデータ(DATA)と処理装置側からの
制御信号(CTL)との両者を示している。正常通信時
はDATAとCTLが交互に一定周期(T)間隔で伝送
されているが、Tより長いT w d以上の時間入力装
置側からのDATAが途絶えると監視タイマはマイコン
33にリセット出力を送りマイコン33のプログラムを
初期設定状態にし、再びデータの正常通信を行う。
FIG. 8 shows communication timing when a reset output is sent out by the monitoring timer in the event of an abnormality. In Figure 8,
Signal A indicates both data (DATA) from the input device side transmitted to the serial signal line 7 shown in FIG. 1 and a control signal (CTL) from the processing device side. During normal communication, DATA and CTL are transmitted alternately at regular intervals (T), but if the DATA from the input device side is interrupted for a time longer than T w d, the monitoring timer sends a reset output to the microcomputer 33. The program of the sending microcomputer 33 is set to the initial setting state, and normal data communication is performed again.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば、処理装置と入力装置との間の信
号線が一本のみで、リセット信号等のリセット線がない
場合でも信号線の数をふやすこともなく、入力装置が異
常状態であることを直ちに検知して正常送受信シーケン
スによるデータ通信ができるという効果がある。
As described above, according to the present invention, there is only one signal line between the processing device and the input device, and even if there is no reset line such as a reset signal, there is no need to increase the number of signal lines, and the input device is in an abnormal state. This has the advantage that it is possible to immediately detect the occurrence of a problem and to perform data communication using a normal transmission/reception sequence.

【図面の簡単な説明】 第1図は本発明によるキー人力制御装置と入力装置の構
成を示すブロック図、第2図は本発明の実施例を用いた
ワードプロセッサの一般的な外観構成を示した斜視図、
第3図は第2図のワードプロセッサを作動させる主制御
回路の構成を示すブロック図、第4図は第3図における
キー人力制御装置と入力装置との一般的構成を示すブロ
ック図、第5図は第4図の回路動作を説明したタイミン
グチャート、第6図はデータ伝送時のデータフォーマッ
ト、第7図(a)は監視タイマのブロック図、第7図(
b)は監視タイマの基本動作図、第8図は第1図の回路
動作を説明したタイミングチャートである。 】・・・本体(処理装置)、3・・・入力装置、7・・
・ケーブル(シリアル伝送線)、16・・・キー人力制
御装置、20・・・パスライン、30・・・処理集積回
路、33・・・演算大規模集積回路(マイクロコンピュ
ータ)、37・・・監視タイマ。
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a block diagram showing the configuration of a key manual control device and an input device according to the present invention, and Fig. 2 shows a general external configuration of a word processor using an embodiment of the present invention. Perspective view,
FIG. 3 is a block diagram showing the configuration of the main control circuit that operates the word processor in FIG. 2, FIG. 4 is a block diagram showing the general configuration of the key manual control device and input device in FIG. 3, and FIG. is a timing chart explaining the circuit operation of FIG. 4, FIG. 6 is a data format during data transmission, FIG. 7(a) is a block diagram of a monitoring timer, and FIG.
b) is a basic operation diagram of the monitoring timer, and FIG. 8 is a timing chart explaining the circuit operation of FIG. 1. ]... Main body (processing device), 3... Input device, 7...
・Cable (serial transmission line), 16... Key human control device, 20... Pass line, 30... Processing integrated circuit, 33... Arithmetic large-scale integrated circuit (microcomputer), 37... Monitoring timer.

Claims (1)

【特許請求の範囲】[Claims] 1、複数の接点を有する入力装置と、該入力装置からの
信号を処理する処理装置とを有し、該入力装置と処理装
置とを接続する配線のうち少なくとも一本を信号用とし
て使用し、該信号を上記入力装置と処理装置間で相互に
送受信するようにした信号伝送方式において、上記入力
装置側に監視タイマを設け、上記入力装置側の制御装置
であるマイクロコンピュータのデータ送信出力を入力装
置から処理装置への信号とするとともに、この出力の一
部を上記監視タイマのクロック入力に入力させ、また監
視タイマのリセット出力を上記マイクロコンピュータの
リセット入力に入力させることにより、入力装置側の異
常時にもデータ通信を可能にするようにしたことを特徴
とする、入力装置の信号伝送方式。
1. It has an input device having a plurality of contacts and a processing device that processes signals from the input device, and at least one of the wiring connecting the input device and the processing device is used for a signal, In a signal transmission method in which the signal is mutually transmitted and received between the input device and the processing device, a monitoring timer is provided on the input device side, and the data transmission output of a microcomputer that is a control device on the input device side is inputted. By inputting a part of this output as a signal from the device to the processing device, inputting a part of this output to the clock input of the monitoring timer, and inputting the reset output of the monitoring timer to the reset input of the microcomputer, the input device side A signal transmission method for an input device, which is characterized by enabling data communication even in abnormal situations.
JP62297599A 1987-11-27 1987-11-27 Input device signal transmission method Pending JPH01140318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62297599A JPH01140318A (en) 1987-11-27 1987-11-27 Input device signal transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62297599A JPH01140318A (en) 1987-11-27 1987-11-27 Input device signal transmission method

Publications (1)

Publication Number Publication Date
JPH01140318A true JPH01140318A (en) 1989-06-01

Family

ID=17848646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62297599A Pending JPH01140318A (en) 1987-11-27 1987-11-27 Input device signal transmission method

Country Status (1)

Country Link
JP (1) JPH01140318A (en)

Similar Documents

Publication Publication Date Title
US4747041A (en) Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement
US5386363A (en) Aircraft load management center
EP0320107B1 (en) Parallel disk drive array storage system
CN102087621B (en) Processor device with self-diagnosis function
US5864656A (en) System for automatic fault detection and recovery in a computer system
JPS6143748B2 (en)
JPH01140318A (en) Input device signal transmission method
US20030023843A1 (en) Remote processor intelligent reset apparatus and method
JPS5884351A (en) Error display adding apparatus
JP3464872B2 (en) Monitoring and control system for units to be separated
US5623274A (en) Front-panel indicator using a serial link for a PC
KR920001594B1 (en) Interface board for computer
JPS622685Y2 (en)
JPS62279423A (en) Printer unit
JPH0370245B2 (en)
KR940007930B1 (en) Automatic reset circuit and method for controlling malfunction
Jenkins Interfacing the Apple II for the behavioral laboratory
JP2767820B2 (en) Diagnosis device for abnormality monitoring unit
JPS61182154A (en) Signal transmission method
SU1425675A2 (en) Channel simulator
GB1561069A (en) Programmmable calculator
SU1136162A1 (en) Microprogram control unit with check
JP2774595B2 (en) Operation monitoring device for CPU system
SU1035569A1 (en) Parameter checking device
SU1756892A1 (en) Device for shift register error detection