JPH01140754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01140754A JPH01140754A JP62300602A JP30060287A JPH01140754A JP H01140754 A JPH01140754 A JP H01140754A JP 62300602 A JP62300602 A JP 62300602A JP 30060287 A JP30060287 A JP 30060287A JP H01140754 A JPH01140754 A JP H01140754A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- electric current
- internal circuit
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置に係り、特に入力端子に加えられる
静電気などの外部サージ電圧から半導体装置を保護する
ための入力保護回路に関する。
静電気などの外部サージ電圧から半導体装置を保護する
ための入力保護回路に関する。
［従来の技術］
半導体装置、特に絶縁ゲート型電界効果集積回路装置（
ＭＯＳ ＩＣ）では、ゲート絶縁膜として厚さ２００
〜３００Ａと非常に薄いシリコン酸化膜が使用されてお
り、入力保護装置を設けることによって摩擦により生じ
る静電気や、ノイズ電圧から装置を保護している。
ＭＯＳ ＩＣ）では、ゲート絶縁膜として厚さ２００
〜３００Ａと非常に薄いシリコン酸化膜が使用されてお
り、入力保護装置を設けることによって摩擦により生じ
る静電気や、ノイズ電圧から装置を保護している。
第２図は一般的に使用されている半導体保護装置の等価
回路図である。この等価回路は、ゲートが入力端子Ｐと
抵抗Ｒ１の一端に、ドレインが抵抗Ｒ１の他端と抵抗Ｒ
２の一端に、ソースが接地に接続されたトランジスタＱ
１と、ゲートとソースが接地に、ドレインが抵抗Ｒ２の
他端と内部回路を構成するトランジスタＱ３の入力ゲー
トに接続されたトランジスタＱ２とにより構成されてい
る。
回路図である。この等価回路は、ゲートが入力端子Ｐと
抵抗Ｒ１の一端に、ドレインが抵抗Ｒ１の他端と抵抗Ｒ
２の一端に、ソースが接地に接続されたトランジスタＱ
１と、ゲートとソースが接地に、ドレインが抵抗Ｒ２の
他端と内部回路を構成するトランジスタＱ３の入力ゲー
トに接続されたトランジスタＱ２とにより構成されてい
る。
トランジスタＱ３は保護されるべきトランジスタを表し
ており、そのゲート絶縁膜は前述のように厚さ２００〜
３００Ａのシリコン酸化膜が使用される。トランジスタ
Ｑ２はパンチスルートランジスタで、ソース・ドレイン
間に２０Ｖ前後の異常電圧が印加されると導通し、入力
電圧をクランブする働きがある。トランジスタＱ１はし
きい値電圧が２０Ｖ程度のトランジスタで、６０００Ａ
程度の厚いシリコン酸化膜がゲート絶縁膜として用いら
れており、通常いわゆるチャンネルストッパ領域と同時
に形成される。抵抗Ｒ１，Ｒ２は時定数を設けて入力パ
ルス波形をなまらせ、またトランジスタＱ１あるいはＱ
２が導通状態になった際に電流を制限する目的がある。
ており、そのゲート絶縁膜は前述のように厚さ２００〜
３００Ａのシリコン酸化膜が使用される。トランジスタ
Ｑ２はパンチスルートランジスタで、ソース・ドレイン
間に２０Ｖ前後の異常電圧が印加されると導通し、入力
電圧をクランブする働きがある。トランジスタＱ１はし
きい値電圧が２０Ｖ程度のトランジスタで、６０００Ａ
程度の厚いシリコン酸化膜がゲート絶縁膜として用いら
れており、通常いわゆるチャンネルストッパ領域と同時
に形成される。抵抗Ｒ１，Ｒ２は時定数を設けて入力パ
ルス波形をなまらせ、またトランジスタＱ１あるいはＱ
２が導通状態になった際に電流を制限する目的がある。
このような目的を持った保護回路は通常ボンディング用
のアルミパッドに接続されチップ内に配置されている。
のアルミパッドに接続されチップ内に配置されている。
第３図は第２図の等何回路を半導体上に具体化した場合
の平面図で抵抗素子Ｒ１，Ｒ２には不純物拡散層を用い
ている。
の平面図で抵抗素子Ｒ１，Ｒ２には不純物拡散層を用い
ている。
点線で囲んだ部分は能動領域である不純物拡散層３０４
，３０６，３０７を、−点鎖線で囲んだ領域はリンを含
む多結晶シリコンＮ３１０を、実線で囲んだ領域はコン
タクト開口部３０３，３０５．３０８，３１２及びポン
ディングパッド３０１とアルミ配線層３０９を、破線で
囲んだ部分はボンディング用のパッドスルーホール３０
２をそれぞれ示す。ボンディング用パッド３０１はアル
ミパターンで形成され、半導体チップ表面全体を覆って
いるパッシベーション膜（図示せず）がパッドスルーホ
ール３０２の部分だけ除去され、ボンディングワイヤ（
図示せず）でパッケージのリード電極（図示せず）と接
続できるようになっており、これが第２図の入力端子Ｐ
に相当する。ポンディングパッド３０１ （入力端子Ｐ
）はコンタクト開口部３０３を通して不純物拡散層３０
６（第２図の抵抗Ｒ１に相当）と接続され、更にこの不
純物拡散層３０６を経てトランジスタＱ１のトレイン領
域ＱＩＯに至る。またトランジスタＱ１のソースを形成
する不純物拡散層３０７はコンタクト開口部３０８を通
して接地電位のアルミ配線層３０９に接続され、さらに
抵抗Ｒ２を形成する不純物拡散層３０６の領域を経てト
ランジスタＱ２のドレイン領域（図示せず）に至る。ま
た接地電位に保たれた多結晶シリコンＮ３１０によりト
ランジスタＱ２のゲート電極（図示せず）が形成され、
一方トランジスタＱ２のソース（図示せず）を形成する
不純物拡散Ｎ３０６の領域はコンタクト開口部３１２を
通して接地電位のアルミ配線層３０９に接続されている
。
，３０６，３０７を、−点鎖線で囲んだ領域はリンを含
む多結晶シリコンＮ３１０を、実線で囲んだ領域はコン
タクト開口部３０３，３０５．３０８，３１２及びポン
ディングパッド３０１とアルミ配線層３０９を、破線で
囲んだ部分はボンディング用のパッドスルーホール３０
２をそれぞれ示す。ボンディング用パッド３０１はアル
ミパターンで形成され、半導体チップ表面全体を覆って
いるパッシベーション膜（図示せず）がパッドスルーホ
ール３０２の部分だけ除去され、ボンディングワイヤ（
図示せず）でパッケージのリード電極（図示せず）と接
続できるようになっており、これが第２図の入力端子Ｐ
に相当する。ポンディングパッド３０１ （入力端子Ｐ
）はコンタクト開口部３０３を通して不純物拡散層３０
６（第２図の抵抗Ｒ１に相当）と接続され、更にこの不
純物拡散層３０６を経てトランジスタＱ１のトレイン領
域ＱＩＯに至る。またトランジスタＱ１のソースを形成
する不純物拡散層３０７はコンタクト開口部３０８を通
して接地電位のアルミ配線層３０９に接続され、さらに
抵抗Ｒ２を形成する不純物拡散層３０６の領域を経てト
ランジスタＱ２のドレイン領域（図示せず）に至る。ま
た接地電位に保たれた多結晶シリコンＮ３１０によりト
ランジスタＱ２のゲート電極（図示せず）が形成され、
一方トランジスタＱ２のソース（図示せず）を形成する
不純物拡散Ｎ３０６の領域はコンタクト開口部３１２を
通して接地電位のアルミ配線層３０９に接続されている
。
［発明が解決しようとする問題点コ
第３図の半導体人力保護装置の従来例は入力保護機能と
いう点てはかなり高い水準に達しているものの、この人
力保護機能は実際にはレイアウトに大きく依存しており
、その結果、レイアウト上の制約となるという問題点が
ある。
いう点てはかなり高い水準に達しているものの、この人
力保護機能は実際にはレイアウトに大きく依存しており
、その結果、レイアウト上の制約となるという問題点が
ある。
たとえば第３図においてポンディングパッド３０１に負
の異常電圧が印加されるとこの部分には何らの保護機構
もないため、この異常電圧がトランジスタＱｌ、Ｑ２な
どの保護素子に伝達される以前にコンタクト開口部３０
３付近のＮ型不純物拡散層３０６の接合に順バイアスの
電圧が印加され、Ｎ型不純物拡散層３０６付近のＰ型半
導体基板が瞬間的に負に帯電し、Ｐ型半導体基板とＮ型
不純物拡散層３０４の接合部に逆バイアスが印加され、
ブレークダウンすることにより破壊されてしまう。
の異常電圧が印加されるとこの部分には何らの保護機構
もないため、この異常電圧がトランジスタＱｌ、Ｑ２な
どの保護素子に伝達される以前にコンタクト開口部３０
３付近のＮ型不純物拡散層３０６の接合に順バイアスの
電圧が印加され、Ｎ型不純物拡散層３０６付近のＰ型半
導体基板が瞬間的に負に帯電し、Ｐ型半導体基板とＮ型
不純物拡散層３０４の接合部に逆バイアスが印加され、
ブレークダウンすることにより破壊されてしまう。
［発明の従来技術に対する相違点コ
上述した従来の半導体入力保護装置に対し、本発明は内
部回路全体をある一定電位のＮ型不純物拡散層で取り囲
むことにより、ポンディングパッドに異常電圧が加えら
れた場合、ポンディングパッド付近の不純物拡散層に異
常電流が集中することを防ぐという相違点を有する。
部回路全体をある一定電位のＮ型不純物拡散層で取り囲
むことにより、ポンディングパッドに異常電圧が加えら
れた場合、ポンディングパッド付近の不純物拡散層に異
常電流が集中することを防ぐという相違点を有する。
［問題点を解決するための手段］
本発明の要旨は一導電型の半導体基板上に内部回路と該
内部回路を保護する入力保護回路とが形成された半導体
装置において、上記内部回路の形成されている一導電型
の半導体基板部分を固定電圧源に接続された逆導電型の
不純物領域で囲ったことである。
内部回路を保護する入力保護回路とが形成された半導体
装置において、上記内部回路の形成されている一導電型
の半導体基板部分を固定電圧源に接続された逆導電型の
不純物領域で囲ったことである。
［実施例］
次に本発明について図面を参照して説明する。
第１Ａ図は本発明の一実施例を示す平面図であり、第１
Ｂ図は第１Ａ図のポンディングパッド付近の詳細な平面
図である。又、第１Ｃ図は第１Ｂ図のＸ−Ｘ’断面図で
ある。
Ｂ図は第１Ａ図のポンディングパッド付近の詳細な平面
図である。又、第１Ｃ図は第１Ｂ図のＸ−Ｘ’断面図で
ある。
第１Ａ図Ｂ〜第１Ｃ図において半導体基板と逆導電型の
不純物拡散層１０５，１０７，１０８は点線、多結晶シ
リコン層１１１は一点鎖線、アルミ配線層１１０とポン
ディングパッド１０２及びコンタクト開口部１０６，１
０９，１１２，１１３は実線、ボンディング用スルーホ
ール１０４は破線、内部回路１０３は一点鎖線でそれぞ
れ示されている。
不純物拡散層１０５，１０７，１０８は点線、多結晶シ
リコン層１１１は一点鎖線、アルミ配線層１１０とポン
ディングパッド１０２及びコンタクト開口部１０６，１
０９，１１２，１１３は実線、ボンディング用スルーホ
ール１０４は破線、内部回路１０３は一点鎖線でそれぞ
れ示されている。
本実施例では、ポンディングパッド１０２．ボンディン
グ用スルーホール１０４及びトランジスタＱｌ、Ｑ２や
拡抗Ｒ１，Ｒ２等に関しては従来例と同様である。ポン
ディングパッド１０２に正の異常電圧が印加された場合
、コンタクト開口部１１３付近の不純物拡散層１０７の
接合がブレークダウンして、Ｐ型半導体基板１１５が瞬
間的に正に帯電し、付近の不純物拡散Ｎ１０１，１０５
に異常電流が流れるが、大部分の電流は距離的にも近く
、また接合面積も広い不純物拡散層１０１に流れ、不純
物拡散層１０５への電流の集中は緩和され破壊から守る
ことができる。
グ用スルーホール１０４及びトランジスタＱｌ、Ｑ２や
拡抗Ｒ１，Ｒ２等に関しては従来例と同様である。ポン
ディングパッド１０２に正の異常電圧が印加された場合
、コンタクト開口部１１３付近の不純物拡散層１０７の
接合がブレークダウンして、Ｐ型半導体基板１１５が瞬
間的に正に帯電し、付近の不純物拡散Ｎ１０１，１０５
に異常電流が流れるが、大部分の電流は距離的にも近く
、また接合面積も広い不純物拡散層１０１に流れ、不純
物拡散層１０５への電流の集中は緩和され破壊から守る
ことができる。
［発明の作用および効果コ
以上説明したように本発明は、゛内部回路を基板と逆の
導電型の不純物領域で囲むことにより、入力パッドに異
常電圧が印加されブレークダウンした際でも入力パッド
付近の電流を逆導電型の不純物領域に吸収し、内部回路
に電流が流入することを防止できる効果がある。またつ
ねに内部回路領域の不純物拡散層と入力端子との間に不
純物領域が存在するので、ポンディングパッドの位置や
レイアウトの自由度が高くできる効果がある。
導電型の不純物領域で囲むことにより、入力パッドに異
常電圧が印加されブレークダウンした際でも入力パッド
付近の電流を逆導電型の不純物領域に吸収し、内部回路
に電流が流入することを防止できる効果がある。またつ
ねに内部回路領域の不純物拡散層と入力端子との間に不
純物領域が存在するので、ポンディングパッドの位置や
レイアウトの自由度が高くできる効果がある。
第１Ａ図は本発明の半導体人力装置の一実施例の平面図
、第１Ｂ図は第１Ａ図のポンディングパッドの付近の詳
細な平面図、第１Ｃ図は第１Ｂ図のＸ−Ｘ’断面図、第
２図は従来例の等価回路図、第３図は第２図の従来例の
マスクパターンを示す平面図である。 １０１．１０５，１０７，１０８，３０４，３０６．３
０７・・・・・・Ｎ型不純物拡散層、１０２．３０１・
・・・ポンディングパッド、１０３・・・・・・・内部
回路領域、 １０４．３０２・・・・パッドスルーホール、１０６．
１０９，１１２，１１３，３０３，３０５．３０８，３
１２・・・コンタクト開口部、１１０．３０９・・・・
アルミ配線層、１１１．３１０・・・・多結晶シリコン
層、１１４・・・・・・・厚いシリコン酸化膜、１１５
・・・・・・・Ｐ型半導体基板、Ｒ１，Ｒ２・・・・・
不純物拡散層抵抗、Ｑｌ、Ｑ２．Ｑ３・・・ＭＯＳ）ラ
ンジスタ。 第’Ｉｃｌｌ 第１Ｂ図 第２図
、第１Ｂ図は第１Ａ図のポンディングパッドの付近の詳
細な平面図、第１Ｃ図は第１Ｂ図のＸ−Ｘ’断面図、第
２図は従来例の等価回路図、第３図は第２図の従来例の
マスクパターンを示す平面図である。 １０１．１０５，１０７，１０８，３０４，３０６．３
０７・・・・・・Ｎ型不純物拡散層、１０２．３０１・
・・・ポンディングパッド、１０３・・・・・・・内部
回路領域、 １０４．３０２・・・・パッドスルーホール、１０６．
１０９，１１２，１１３，３０３，３０５．３０８，３
１２・・・コンタクト開口部、１１０．３０９・・・・
アルミ配線層、１１１．３１０・・・・多結晶シリコン
層、１１４・・・・・・・厚いシリコン酸化膜、１１５
・・・・・・・Ｐ型半導体基板、Ｒ１，Ｒ２・・・・・
不純物拡散層抵抗、Ｑｌ、Ｑ２．Ｑ３・・・ＭＯＳ）ラ
ンジスタ。 第’Ｉｃｌｌ 第１Ｂ図 第２図
Claims (1)
- 一導電型の半導体基板上に内部回路と該内部回路を保
護する入力保護回路とが形成された半導体装置において
、上記内部回路の形成されている一導電型の半導体基板
部分を固定電圧源に接続された逆導電型の不純物領域で
囲ったことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300602A JPH01140754A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300602A JPH01140754A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140754A true JPH01140754A (ja) | 1989-06-01 |
Family
ID=17886821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300602A Pending JPH01140754A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140754A (ja) |
-
1987
- 1987-11-27 JP JP62300602A patent/JPH01140754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| US5017985A (en) | Input protection arrangement for VLSI integrated circuit devices | |
| KR910009355B1 (ko) | Mos형 반도체장치의 입력보호회로 | |
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| JP2009147001A (ja) | 半導体装置 | |
| JPH04241452A (ja) | 半導体集積回路装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH02146773A (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH0518466B2 (ja) | ||
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JP3033251B2 (ja) | 半導体装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JP4006023B2 (ja) | 集積回路 | |
| JPH0237112B2 (ja) | ||
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| CN116936570A (zh) | 静电放电保护电路及半导体装置 | |
| JPS61248549A (ja) | 半導体装置 | |
| JPH01238064A (ja) | 半導体入力保護装置 | |
| JPH0518468B2 (ja) | ||
| JPH01199467A (ja) | 半導体装置 | |
| JPH0329361A (ja) | 半導体装置 |