JPH01144199A - 物体識別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばトラックなどに備えて、その運行管理
に適用される物体識別装置に関する。

〔従来の技術及びその問題点〕

第２図は従来の物体識別装置のブロック図を示すもので
あるが、アンテナ（１）、これからの受信信号を受ける
受信部（２）、この出力を受ける制御部（３）、シフト
レジスタ（４）、及び送信部（５）から成っているが、
制御部（３）とシフトレジスタ（４）が記憶装置を構成
し、シフトレジスタ（４）内のデータを書き換える場合
にはアンテナ（１）よシ地上の無線送受信局からの書き
換え信号を受け、これが受信部（２）を介して制御部（
３）に供給され、この制御部（３）は入力信号に応じた
処理を行なって、シフトレジスタ（４）に逐次データを
出力することによりシフトレジスタ（４）内のデータの
書き換えを行なりていた。しかしながら、この方法では
アンテナ（１）からの入力信号に応じて逐次データを書
き換えるために、この書き換え途中でデータが誤まりた
り、あるいは信号が途切れたりすると、シフトレジスタ
（４）には必要とするデータが誤って書き換えられるこ
とＫなる。なお〜送信部（５）を介して少なくとも、こ
の識別装置を備えたもの、例えばトラックの自己識別信
号をアンテナ（１）を介して、地上側の無線送受信局に
送信するようにしている。

〔発明が解決しようとする問題点〕

本発明は上記従来の問題に鑑みてなされ、記憶装置への
データの不完全な書き換え、もしくは書き込みを防止す
ることができる物体識別装置を提供することを目的とす
る。

〔問題点を解決するための手段〕

以上の目的は、少なくとも受信部、送信部及び記憶装置
から成り、少なくとも自己識別信号を伝送するようにし
た物体識別装置において、前記記憶装置は前記受信部の
出力を受ける制御部、該制御部に接続されるデータバッ
ファ回路及びメモリ回路から成り、該メモリ回路にデー
タを書き込み又は書き換えるときには、この書き込み又
は書き換え信号を前記受信部及び制御部を介して前記デ
ータ・バッフ７回路に入力し、一括される一連の書き込
み又は書き換え信号を該データ・バッファ回路に入力し
た後、前記制御部により該データ・バッファ回路の入力
データを読み出し、正しく入力されたかどうかをチェッ
クした後、前記メモリ回路に該入力データを記憶させる
ようＫし九ことを特徴とする物体識別装置によって達成
される。

〔作　用〕

記憶装置にデータを書き込み又は書き換えるときには、
データ・バッファ回路に、−時、これらデータ信号が入
力記憶され、次いで制御部により、これが読み出され、
チェックされてメモリ回路に入力される。よって常に正
しいデータが書き込まれる。

〔実施例〕　　。

以下、本発明の実施例による物体識別装置について、第
１図を参照して説明する。なお従来の第２図に対応する
部分については同一の符号を付し、その詳細な説明は省
略する。

すなわち第１図に示すように、本実施例の物体識別装置
も、アンテナ（１）、受信部（２）、及び送信部（５）
を有するが、記憶装置は制御部αＱ及びこれとの間で信
号のやり取シを行なうデータ・バッファ回路ＣＩ力、及
び制御部ａｅの出力を受けるメモリ回路（財）から成っ
ており、このメモリ回路（２）には上述の送信部（５１
が接続されている。

本実施例の制御部（財）も、従来と同様にアンテナ（１
）より受けた、書き込みあるいは書き換え信号を受信部
（２）を介して受けるのであるが、これを、その信号に
応じた処理を行なって、データ・バッファα復に順次供
給するようにしている。そして一括される一連の書き込
み、もしくは書き換え信号がデータ・バッファ回路回に
入力された後に、データバッファ回路Ｕ内の入力信号を
読み出してデータが正確に入力、かつ−時記憶されてい
るかどうかをチェックした後、正しければこれら信号を
メモリ（２）に供給するようにしている。

以上、述べたように、本実施例によれば制御部ＱＱを介
してデータバッファ（６）には一括した一連の入力デー
タが、−時的に記憶され、これが制御部（２）により読
み出され、かつチェックされた後、メモリ回路（ロ）に
記憶されるようにしているので、データの不完全な記憶
装置への書き換えやあるいは、間違ったデータが記憶さ
れるということは防止される。

以上、本発明の実施例について説明したが、もちろん本
発明はこれに限定されることなく、本発明の技術的思想
に基すいて種々の変形が可能である。

例えは、以上の実施例では制御部にデータ・バッファ回
路Ｑｌ）及びメモリ回路（２）を接続したが、このデー
タ・バッファ回路Ｑηを省略し、メモリ回路（２）の一
部をデータ・バッファ回路として用いるような回路構成
としてもよい。その作用及び効果については上述の実施
例と同様であるが、なお回路構成を簡単圧することがで
きる。

〔発明の効果〕

以上述べたように本発明の物体識別装置によれば、その
記憶装置の内容を書き換え九シ、あるいは新しい情報を
書き込んだりする場合に、書き換え、もしくは書き込み
を正しく行なうことができ、よってこれを備えた物の管
理を確実なものとすることができる。

【図面の簡単な説明】

第１図は本発明の実施例による物体識別装置のプａｙり
図及び第２図は従来の物体識別装置のブロック図である
。 なお図において、

Claims (1)

【特許請求の範囲】
1. 少なくとも受信部、送信部及び記憶装置から成り、少な
   くとも自己識別信号を伝送するようにした物体識別装置
   において、前記記憶装置は前記受信部の出力を受ける制
   御部、該制御部に接続されるデータ・バツファ回路及び
   メモリ回路から成り、該メモリ回路にデータを書き込み
   又は書き換えるときには、この書き込み又は書き換え信
   号を前記受信部及び制御部を介して前記データ・バツフ
   ァ回路に入力し、一括される一連の書き込み又は書き換
   え信号を該データ・バッファ回路に入力した後、前記制
   御部により該データ・バッファ回路の入力データを読み
   出し、正しく入力されたかどうかをチェックした後、前
   記メモリ回路に該入力データを記憶させるようにしたこ
   とを特徴とする物体識別装置。