JPH01149132U - - Google Patents
Info
- Publication number
- JPH01149132U JPH01149132U JP4491288U JP4491288U JPH01149132U JP H01149132 U JPH01149132 U JP H01149132U JP 4491288 U JP4491288 U JP 4491288U JP 4491288 U JP4491288 U JP 4491288U JP H01149132 U JPH01149132 U JP H01149132U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- bipolar logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
第１図はこの考案の一実施例によるバイポーラ
論理回路を示す回路図、第２図は第１図の実施例
のタイムチヤート、第３図は従来のバイポーラ論
理回路を示す回路図である。 図において、１は入力端子、２は外部出力端子
、３は高電位電源用端子、４は低電位電源用端子
、５は入力ＳＢＤ、６は第１のトランジスタ、７
はダーリントン回路前段のＳＢＤ Ｔｒ、８はダ
ーリントン回路後段のｎｐｎ Ｔｒ、９は第２の
トランジスタ、１０はプルダウン用ＳＢＤ Ｔｒ
、１１は入力保護ＳＢＤ、１２〜１７は抵抗器、
但し、１５は第１の抵抗器、１８は容量性負荷、
１９は第３のトランジスタ、２０は第２の抵抗器
を示す。なお、図中、同一符号は同一、又は相当
部分を示す。
論理回路を示す回路図、第２図は第１図の実施例
のタイムチヤート、第３図は従来のバイポーラ論
理回路を示す回路図である。 図において、１は入力端子、２は外部出力端子
、３は高電位電源用端子、４は低電位電源用端子
、５は入力ＳＢＤ、６は第１のトランジスタ、７
はダーリントン回路前段のＳＢＤ Ｔｒ、８はダ
ーリントン回路後段のｎｐｎ Ｔｒ、９は第２の
トランジスタ、１０はプルダウン用ＳＢＤ Ｔｒ
、１１は入力保護ＳＢＤ、１２〜１７は抵抗器、
但し、１５は第１の抵抗器、１８は容量性負荷、
１９は第３のトランジスタ、２０は第２の抵抗器
を示す。なお、図中、同一符号は同一、又は相当
部分を示す。
Claims (1)
- レベルシフトされた入力信号をベースに受ける
第１のトランジスタのエミツタが、コレクタが外
部出力端子に接続され、エミツタが低電位電源用
端子に接続された第２のトランジスタのベースに
接続されたバイポーラ論理回路において、ベース
が第１の抵抗器を介して前記第２のトランジスタ
のコレクタに接続され、コレクタが第２の抵抗器
を介して高電位電源用端子に接続され、エミツタ
が前記第１のトランジスタのコレクタに接続され
た第３のトランジスタを備えたことを特徴とする
バイポーラ論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491288U JPH01149132U (ja) | 1988-04-01 | 1988-04-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491288U JPH01149132U (ja) | 1988-04-01 | 1988-04-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149132U true JPH01149132U (ja) | 1989-10-16 |
Family
ID=31271247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4491288U Pending JPH01149132U (ja) | 1988-04-01 | 1988-04-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149132U (ja) |
-
1988
- 1988-04-01 JP JP4491288U patent/JPH01149132U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01149132U (ja) | ||
| JPH01143523U (ja) | ||
| JPS643221U (ja) | ||
| JPH01162922U (ja) | ||
| JPH02119718U (ja) | ||
| JPS582018U (ja) | 電源回路 | |
| JPH0184115U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS6162436U (ja) | ||
| JPH0273827U (ja) | ||
| JPS6421526U (ja) | ||
| JPS61184334U (ja) | ||
| JPS60160034U (ja) | ラツチ回路 | |
| JPS6194916U (ja) | ||
| JPS6412487U (ja) | ||
| JPH0473263U (ja) | ||
| JPS6232639U (ja) | ||
| JPH0377531U (ja) | ||
| JPH0382915U (ja) | ||
| JPS6020625U (ja) | 安定化電源回路 | |
| JPS61109232U (ja) | ||
| JPS6082841U (ja) | トランジスタ・オン電圧上昇防止回路 | |
| JPH0257613U (ja) | ||
| JPS6370735U (ja) | ||
| JPS6090938U (ja) | 論理回路 |