JPH01149601A - Circuit device - Google Patents
Circuit deviceInfo
- Publication number
- JPH01149601A JPH01149601A JP62309096A JP30909687A JPH01149601A JP H01149601 A JPH01149601 A JP H01149601A JP 62309096 A JP62309096 A JP 62309096A JP 30909687 A JP30909687 A JP 30909687A JP H01149601 A JPH01149601 A JP H01149601A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- matching
- container body
- chip member
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
Abstract
Description
【発明の詳細な説明】
(IIJ要)
マイクロ@領域で動作する半導体回路素子等を備えた回
路装置に関し、
組立作業性の改善及び電波遮断の改善を図ることを目的
とし、
容器本体と、該容器本体上に実装された複数の回路素子
と、該容器本体上の複数の回路素子問に配設されたチッ
プ状のチップ部材と、該チップ部材に接続され該回路素
子間を相Uにシールドするシールド体と、前記容器本体
に固着され前記回路素子を封止するキャップとを有し、
前記グーツブ部材内部に配線パターンが形成されてなり
、該配線パターンを介して前記複数の回路素子が電気的
に接続されて構成する。[Detailed Description of the Invention] (Required by IIJ) The purpose of this invention is to improve assembly workability and radio wave blocking with respect to circuit devices equipped with semiconductor circuit elements etc. that operate in the micro@ region. A plurality of circuit elements mounted on the container body, a chip-shaped chip member disposed between the plurality of circuit elements on the container body, and a shield connected to the chip member and between the circuit elements in a phase U. and a cap that is fixed to the container body and seals the circuit element,
A wiring pattern is formed inside the groove member, and the plurality of circuit elements are electrically connected via the wiring pattern.
本発明はマイクロ波領域で動性する半導体回路素子等を
備えた回路装置。The present invention relates to a circuit device including a semiconductor circuit element etc. that operates in the microwave region.
第8図、第9図は従来の回路装置!i1を示す。 Figures 8 and 9 are conventional circuit devices! i1 is shown.
2.3はマイクロ波領域で動作する半導体回路素子であ
り、例えば高周波増幅器又は発振器である。2.3 is a semiconductor circuit element that operates in the microwave region, such as a high frequency amplifier or an oscillator.
4は金属製の容器本体、5は金属製のキャップである。4 is a metal container body, and 5 is a metal cap.
6は高周波入力端子、7は中間周波数出力端子、8は電
源端子、9は内蔵回路制御端子である。6 is a high frequency input terminal, 7 is an intermediate frequency output terminal, 8 is a power supply terminal, and 9 is a built-in circuit control terminal.
半導体回路素子2.3G、L金属容器本体4の上面の所
定部(ffに実装されている。The semiconductor circuit element 2.3G is mounted on a predetermined portion (ff) on the upper surface of the L metal container body 4.
金属4ヤツ75には、各半導体回路素子2.3に対応し
て椀状部10.11が形成しである。金f14ヤップ5
は、椀状部10.11が夫々半導体回路素子2,3を覆
って、金属容器本体4に固着しである。A bowl-shaped portion 10.11 is formed in the metal 4-piece 75 in correspondence with each semiconductor circuit element 2.3. gold f14 yap 5
In this case, the bowl-shaped portions 10 and 11 cover the semiconductor circuit elements 2 and 3, respectively, and are fixed to the metal container body 4.
これにより、半導体回路素子2.3は、相互にシールド
されると共に気密封止されている。Thereby, the semiconductor circuit elements 2.3 are mutually shielded and hermetically sealed.
12は整合チップ部材であり、第10図に示すように、
セラミックチップ13の表面に整合パターン14を有す
る構成である。12 is a matching chip member, as shown in FIG.
This configuration has a matching pattern 14 on the surface of a ceramic chip 13.
この整合チップ部材12は金属容器本体4の下面に、整
合パターン14を下面に露出させた向きで固着しである
。The matching chip member 12 is fixed to the lower surface of the metal container main body 4 in such a direction that the matching pattern 14 is exposed on the lower surface.
15.16は夫々ワイヤであり、整合パターン14の端
と接続用端子17.18との間に接続しである。Wires 15 and 16 are connected between the ends of the matching pattern 14 and the connection terminals 17 and 18, respectively.
これにより、半導体回路素子2,3が整合をとられて電
気的に接続しである。As a result, the semiconductor circuit elements 2 and 3 are matched and electrically connected.
金属容器本体4の下面側には、複数の端子6〜9が突出
しており、上記ワイヤ15.16のボンディングがしに
くく、組立作業性が悪いという問題点があった。A plurality of terminals 6 to 9 protrude from the lower surface of the metal container body 4, making it difficult to bond the wires 15 and 16, resulting in poor assembly workability.
また、ワイヤ15,16、整合チップパターン14が金
属容器本体4の下面側に露出しており、この部分から電
波の洩れがあり、これが周囲の回路に妨害を与えてしま
う。そこで実際には、第8図中上記の露出部分をキャッ
プ19で覆う対策が採られているが、今度はこのギャッ
プ19により回路装置1を他の装置へ実装する際にこの
部分が妨害されてしまうという問題点があった。Further, the wires 15, 16 and the matching chip pattern 14 are exposed on the lower surface side of the metal container main body 4, and radio waves leak from these parts, causing interference with surrounding circuits. Therefore, in reality, a measure has been taken to cover the exposed portion shown in FIG. There was a problem with it being put away.
本発明は組立作業性の改善及び電波遮断の改善を図り得
る回路装置を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit device that can improve assembly workability and radio wave blocking.
本発明は、容器本体と、該容器本体上に実装された複数
の回路素子と、該容器本体上の複数の回路素子間に配設
されたチップ状のチップ部材と、該チップ部材に接続さ
れ該回路素子間を相互にシールドするシールド体と、前
記容器本体に固着され前記回路素子を封止する4−ヤッ
プとを有し、前記チップ部材内部に配線パターンが形成
されてなり、該配線パターンを介して前記複数の回路素
子が電気的に接続されてなる構成としたものである。The present invention provides a container body, a plurality of circuit elements mounted on the container body, a chip-shaped chip member disposed between the plurality of circuit elements on the container body, and a chip member connected to the chip member. It has a shield body that mutually shields the circuit elements, and a 4-yapple that is fixed to the container body and seals the circuit elements, and a wiring pattern is formed inside the chip member, and the wiring pattern The plurality of circuit elements are electrically connected via.
〔n用〕 ゛
上記チップ部材は、ワイヤの配線個所を金属容器本体の
下面側より上面側に移す。これによりワイヤポンデイグ
を作業性良く行なうことが出来、回路装置の量産性が向
上する。[For n] ゛The chip member moves the wire wiring location from the bottom side to the top side of the metal container body. As a result, wire bonding can be performed with good work efficiency, and the mass productivity of circuit devices is improved.
しかもチップ部材の接地パターンに関する構造により、
シールド効果は何ら損なわれない。Moreover, due to the structure related to the grounding pattern of the chip member,
The shield effect is not impaired in any way.
金属キャップはワイヤ及びチップ部材も覆い、下面側の
シールド効果は不要となる。The metal cap also covers the wire and the chip member, making a shielding effect on the lower surface unnecessary.
(実施例)
第1図は本発明の回路装置の一実施例の要部の構成を拡
大して概略的に示す図である。図示の便室上一部は透視
図の形で示す。第2図、第3図は夫々本発明の回路装置
の一実施例の断面図、分解斜視図である。 各図中、第
8図、第9図に示す構成部分と実質上同一部分には同一
符号を付し、その説明は省略する。(Embodiment) FIG. 1 is an enlarged view schematically showing the configuration of a main part of an embodiment of a circuit device of the present invention. The upper portion of the illustrated toilet compartment is shown in perspective view. FIGS. 2 and 3 are a sectional view and an exploded perspective view, respectively, of an embodiment of the circuit device of the present invention. In each figure, components that are substantially the same as those shown in FIGS. 8 and 9 are designated by the same reference numerals, and their explanations will be omitted.
回路装2ff20は、第8図、第9図中より整合チップ
部材12、接続用端子17.18、ワイヤ15.16を
除去し、その代わりに整合チップ部材21を金属容器本
体22の上面に設けた構成である。23は金属キャップ
である。The circuit device 2ff20 is constructed by removing the matching chip member 12, connection terminals 17, 18, and wires 15, 16 from FIGS. 8 and 9, and instead providing the matching chip member 21 on the upper surface of the metal container body 22. The configuration is as follows. 23 is a metal cap.
まず、整合チップ部材21について説明する。First, the matching chip member 21 will be explained.
整合チップ部材21は、第4図に示す下賜チップ24上
に第5図に示す上層チップ25を重ねて加圧加熱して製
造したものである。この製造技術は積層セラミック基板
の製造技術と同じであり、詳細については説明を省略す
る。また図示の便宜上、第4図、第5図は透視図の形で
示す。The matching chip member 21 is manufactured by stacking an upper layer chip 25 shown in FIG. 5 on a lower chip 24 shown in FIG. 4, and pressing and heating the same. This manufacturing technique is the same as that of the laminated ceramic substrate, and detailed explanation will be omitted. Furthermore, for convenience of illustration, FIGS. 4 and 5 are shown in perspective views.
下層チップ24は、第4図に示すように、アル゛ミナセ
ラミック製のチップ26を本体とし、この下面全面に金
属膜27を有し、上面にこれを矢印X方向に横切る二本
の500の整合パターン28゜29を有し、更に矢印Y
方向の両端近傍に、下端が上記金属l!27に接続され
上端が露出したご730.31を有する構造である。As shown in FIG. 4, the lower chip 24 has a chip 26 made of alumina ceramic as its main body, has a metal film 27 on its entire lower surface, and has two 500-diameter stripes on its upper surface that cross this in the direction of the arrow X. It has a matching pattern 28°29, and also has an arrow Y
Near both ends of the direction, the lower end is the metal l! 27 and has an exposed upper end 730.31.
上位デツプ25は、第5図に示すように、アルミナセラ
ミック製のデツプ32を本体とし、上面の中央に矢印Y
方向に横切って延在する接地用パターン33、同じく上
面の矢印X方向の両端に夫々二つのワイヤポンディング
パッド34.35゜36.37を有し、且つ各ワイヤポ
ンディングパッド34〜37に対応してビア38.39
.40゜41、接地用パターン33の両端に対応してビ
ア42.43を有する411G造である。As shown in FIG. 5, the upper depth 25 has an alumina ceramic depth 32 as its main body, and has an arrow Y in the center of the upper surface.
The grounding pattern 33 extends across the direction, and also has two wire bonding pads 34.35° and 36.37 at both ends of the top surface in the direction of the arrow X, and corresponds to each of the wire bonding pads 34 to 37. Via 38.39
.. It is of 411G construction with a diameter of 40° 41 and vias 42 and 43 corresponding to both ends of the grounding pattern 33.
上記チップ24.25を積層して加圧加熱することによ
り、両者は一体化され、第1図に示すように内部でビア
30,31が夫々ピア42.43と突ぎ合わされて接続
され、ビア38.40が夫々整合パターン28の両端近
傍と接続され、ビア39.41が夫々整合パターン29
の両端近傍と接続される。整合パターン28.29は内
部に隠れてしまう。By stacking the chips 24 and 25 and heating them under pressure, they are integrated, and as shown in FIG. 38 and 40 are connected to the vicinity of both ends of the matching pattern 28, respectively, and vias 39 and 41 are connected to the matching pattern 29, respectively.
connected near both ends of. Matching patterns 28 and 29 are hidden inside.
これにより整合チップ部@21は、上面の接地用パター
ン33と下面の金属膜27とがビア30゜31.42.
43を介して電気的に接続され、ワイヤポンディングパ
ッド34と36とがビア38゜40及び内部に隠れた整
合パターン28を介して電気的に接続され、ワイヤポン
ディングパッド35と37とがビア39.41及び内部
に隠れた整合パターン29を介して電気的に接続された
状態となる。As a result, in the matching chip part @21, the grounding pattern 33 on the upper surface and the metal film 27 on the lower surface are connected to the via 30°, 31.42°.
43, wire bonding pads 34 and 36 are electrically connected via via 38.40 and matching pattern 28 hidden inside, and wire bonding pads 35 and 37 are electrically connected via via 40 and matching pattern 28 hidden inside. 39, 41 and the matching pattern 29 hidden inside.
ビア30.31及び42.43が第1のビアを構成し、
ビア38〜41が第2のビアを構成する。Vias 30.31 and 42.43 constitute a first via;
Vias 38 to 41 constitute a second via.
整合チップ部材21のサイズは、例えば、厚さが0.8
m+、各辺の長さが夫々5a111である。The size of the matching chip member 21 is, for example, a thickness of 0.8
m+, and the length of each side is 5a111.
また上記金11膜27と内部整合パターン28゜29等
は例えばモリブデン等によるメタライズ層であり、ビア
30,31は銀ろう充填等で形成される。Further, the gold 11 film 27 and the internal alignment patterns 28 and 29 are metallized layers made of, for example, molybdenum, and the vias 30 and 31 are formed by filling with silver solder or the like.
金属容器本体22の上面には、上記整合チップ部材21
に対応するサイズの凹部45が形成しである。The matching chip member 21 is provided on the upper surface of the metal container body 22.
A recess 45 having a size corresponding to that is formed.
整合チップ部@21は、第1図に示すように、上記凹8
IS45内に嵌合して、下面の金wAIg!27と凹部
45の底面とを半田46により固着しである。As shown in FIG. 1, the matching tip part @21
Fits inside IS45, gold wAIg on the bottom! 27 and the bottom surface of the recess 45 are fixed with solder 46.
整合チップ部材21がこのように固着された状態で、接
地用パターン33は、金属容器本体22と同電位となる
。With the matching chip member 21 fixed in this manner, the grounding pattern 33 has the same potential as the metal container body 22.
ここで、第6図に示すように、平坦度のある重錘47を
戟ぜた状態で半田46を固化させ、整合チップ部材21
は、接地用パターン33が金属容器本体22の上面48
と同一高さとされて固定しである。また半田46の代わ
りに、々電性w4脂を使用してもよい。Here, as shown in FIG. 6, the solder 46 is solidified while the flat weight 47 is bent, and the alignment chip member 21 is solidified.
In this case, the grounding pattern 33 is connected to the upper surface 48 of the metal container body 22.
It is fixed at the same height. Further, instead of the solder 46, a galvanic W4 resin may be used.
50.51.52.53は夫々ワイヤである。50, 51, 52, and 53 are wires, respectively.
54.55は半導体回路素子2上のパッド、56゜57
は半導体回路素子3上のパッドである。54.55 are pads on the semiconductor circuit element 2, 56°57
is a pad on the semiconductor circuit element 3.
ワイヤ50はパッド54とパッド34とにボンディング
されて配線しである。同様に、上記ワイヤ51はパッド
55とパッド35との間に、ワイヤ52はパッド56と
パッド35との間に、ワイヤ53はパッド57とパッド
37との間に配線しである。The wire 50 is bonded to the pad 54 and the pad 34 for wiring. Similarly, the wire 51 is wired between pads 55 and 35, the wire 52 is wired between pads 56 and 35, and the wire 53 is wired between pads 57 and 37.
このように、ワイヤ50〜53は、金属容器本体22の
上面側で配線される。金属容器本体22の上面側には端
子は突出していす、ワイヤボンディングは作業性良く行
なわれる。これにより回路装置120の量産性は著しく
向上する。 、金属キャップ23は、第2図に示すよ
うに、椀状部10が半導体回路系・F2及びワイヤ50
゜51を覆い、椀状部11が半導体回路素子3及びワイ
ヤ52.53を覆い、更には、第1図、第7図に示すよ
うに、仕切り部分60の突状部61が、整合チップ部材
21の個所では上記接地用パターン33の長手方向全長
に亘って接触し、その他の場所では金属容器本体22の
上面48に接触した状態で、金属容器本体22に固着し
である。In this way, the wires 50 to 53 are wired on the upper surface side of the metal container body 22. Terminals protrude from the upper surface of the metal container body 22, and wire bonding can be performed with good workability. This significantly improves the mass productivity of the circuit device 120. As shown in FIG.
51, the bowl-shaped portion 11 covers the semiconductor circuit element 3 and the wires 52, 53, and further, as shown in FIGS. 1 and 7, the protruding portion 61 of the partition portion 60 covers the matching chip member. It is in contact with the entire length of the grounding pattern 33 in the longitudinal direction at a location 21, and is fixed to the metal container body 22 while being in contact with the upper surface 48 of the metal container body 22 at other locations.
これにより、半導体回路素子2.3はワイヤ50〜53
と共に夫々気密封止されると共に、相互にシールドされ
ている。As a result, the semiconductor circuit element 2.3 is connected to the wires 50 to 53.
They are each hermetically sealed and shielded from each other.
特にシールドについてみると、金属キャップ23 G、
L !P合チップ部材21を横切る区間部分については
接地用パターン33と接触して金属容器本体22と同電
位とされている。このため、上記の区間部分は、突条部
61が金属容器本体22と接触している他の部分と同様
にシールド作用をしており、小部屋62.63の間は完
全にシールドされている。Especially regarding the shield, metal cap 23G,
L! The section crossing the P-coupling chip member 21 is in contact with the grounding pattern 33 and has the same potential as the metal container body 22 . Therefore, the above-mentioned section has a shielding effect like the other parts where the protrusion 61 is in contact with the metal container main body 22, and the space between the small rooms 62 and 63 is completely shielded. .
ここで、ワイヤ50〜53もシールドされており、ワイ
ヤ50〜53及び整合チップ部材21に対する下面側の
専用のシールド部材は不要である。Here, the wires 50 to 53 are also shielded, and there is no need for a dedicated shield member on the lower surface side for the wires 50 to 53 and the matching chip member 21.
また、金属容器本体4の下面に、第8図に示すようなキ
ャップ19を設ける必要はなく、回路装置20は、回路
基板上に安定に実装される。Furthermore, there is no need to provide a cap 19 as shown in FIG. 8 on the lower surface of the metal container body 4, and the circuit device 20 can be stably mounted on the circuit board.
なお、金属キャップの形状を適宜変えることにより、金
属容器本体22に凹部を形成せず、整合チップ部材21
を金属容器本体22の上面に固着し、金属キャップが整
合チップ部材21に沿って接触する構成とすることもで
きる。Note that by appropriately changing the shape of the metal cap, no recess is formed in the metal container body 22, and the matching chip member 21
It is also possible to have a structure in which the metal cap is fixed to the upper surface of the metal container main body 22 and the metal cap contacts the alignment chip member 21 along the alignment tip member 21.
また、金属容器本体22及び金属キャップ23は共に鉄
製であり、ニッケルメッキが施しである。Further, both the metal container body 22 and the metal cap 23 are made of iron and are nickel plated.
以上説明した様に、本発明によれば、ワイヤを金属容器
本体の上面側で配線することが出来、金属容器本体の上
面側には端子が突出していないため、ワイヤポンディン
グを作業性良く行なうことが出来る。従ってfljl性
の著しい向上が図られ、製造コストを低減し得る。As explained above, according to the present invention, wires can be routed on the top side of the metal container body, and since no terminals protrude from the top side of the metal container body, wire bonding can be performed with good workability. I can do it. Therefore, the flj property can be significantly improved, and manufacturing costs can be reduced.
しかもシールド効果は何ら損なわれず、良好なシールド
効果を得ることが出来る。Moreover, the shielding effect is not impaired in any way, and a good shielding effect can be obtained.
更には、ワイヤ及び整合パターン部分についても金属キ
ャップにより半導体回路素子と併せてシールドされ、下
面側のシールド部材は不要とし得る。Furthermore, the wires and the matching pattern portion are also shielded together with the semiconductor circuit element by the metal cap, so that a shield member on the lower surface side may be unnecessary.
第1図は本発明の回路装置の一実施例の要部を拡大して
概略的に示す図、
第2図は本発明の回路装置の一実施例の断面図、第3図
は本発明の回路装置の一実施例の分解斜視図、
第4図は下層チップの斜視図、
第5図は上層チップの斜視図、
第6図は整合チップ部材の固着り法を説明する図、
第7図は金g゛tヤップの突条部と整合デツプ部材の接
地用パターンとの接触を説明する図、第8図は従来の回
路装置の1例の断面図、第9図は従来の回路装6の1例
の分解斜視図、第10図は第8図中の整合チップ部材の
斜視図である。
図において、
2.3は半導体回路素子、
20は回路装置、
21は整合チップ部材、
22は金属容器本体、
23は金属キャップ、
24は下層チップ、
25は上層チップ、
26.32はチップ、
27は金属膜、
28.29は整合パターン、
30.31.38〜43はビア
33は接地用パターン、
34−37はワイヤポンディングパッド、38〜41は
ビア、
45は凹部、
46は半田、
50〜53はワイヤ、
54.55.56.57はパッド、
61は突条部。
を示す。
第2図
゛ 113図
九下層+イ?
第4図
第6図FIG. 1 is an enlarged view schematically showing essential parts of an embodiment of the circuit device of the present invention, FIG. 2 is a sectional view of an embodiment of the circuit device of the present invention, and FIG. FIG. 4 is a perspective view of a lower layer chip; FIG. 5 is a perspective view of an upper layer chip; FIG. 6 is a diagram illustrating a method of fixing matching chip members; FIG. 7 Figure 8 is a cross-sectional view of an example of a conventional circuit device, and Figure 9 is a diagram of a conventional circuit device 6. FIG. 10 is a perspective view of the matching tip member in FIG. 8. In the figure, 2.3 is a semiconductor circuit element, 20 is a circuit device, 21 is a matching chip member, 22 is a metal container body, 23 is a metal cap, 24 is a lower layer chip, 25 is an upper layer chip, 26.32 is a chip, 27 is a metal film, 28.29 is a matching pattern, 30.31.38-43 is a grounding pattern for via 33, 34-37 is a wire bonding pad, 38-41 is a via, 45 is a recess, 46 is solder, 50 53 is a wire, 54, 55, 56, 57 is a pad, and 61 is a protrusion. shows. Figure 2 ゛ 113 Figure 9 Lower layer + A? Figure 4 Figure 6
Claims (2)
)上に実装された複数の回路素子(2,3)と、該容器
本体(4,22)上の複数の回路素子(2,3)間に配
設されたチップ状のチップ部材(21)と、該チップ部
材(21)に接続され該回路素子(2,3)間を相互に
シールドするシールド体(60)と、前記容器本体(4
,22)に固着され前記回路素子(2,3)を封止する
キャップ(23)とを有し、前記チップ部材(21)内
部に配線パターン(28,29)が形成されてなり、該
配線パターン(28,29)を介して前記複数の回路素
子(2,3)が電気的に接続されてなることを特徴とす
る回路装置。(1) A container body (4, 22) and a container body (4, 22).
) and a chip-shaped chip member (21) disposed between the plurality of circuit elements (2, 3) on the container body (4, 22). , a shield body (60) connected to the chip member (21) and mutually shielding the circuit elements (2, 3), and the container body (4).
, 22) for sealing the circuit elements (2, 3), a wiring pattern (28, 29) is formed inside the chip member (21), and the wiring pattern (28, 29) is formed inside the chip member (21). A circuit device characterized in that the plurality of circuit elements (2, 3) are electrically connected via patterns (28, 29).
部材(21)が嵌合する凹部(45)が形成されており
、該凹部(45)に嵌合された上記チップ部材(21)
の上面が上記容器本体(4,22)の上面と略同一高さ
とされた特許請求の範囲第1項記載の回路装置。(2) A recess (45) into which the chip member (21) fits is formed on the upper surface of the container body (4, 22), and the chip member (21) fitted into the recess (45) )
2. The circuit device according to claim 1, wherein the upper surface is substantially the same height as the upper surface of the container body (4, 22).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62309096A JPH0720003B2 (en) | 1987-12-07 | 1987-12-07 | Circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62309096A JPH0720003B2 (en) | 1987-12-07 | 1987-12-07 | Circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149601A true JPH01149601A (en) | 1989-06-12 |
| JPH0720003B2 JPH0720003B2 (en) | 1995-03-06 |
Family
ID=17988838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62309096A Expired - Fee Related JPH0720003B2 (en) | 1987-12-07 | 1987-12-07 | Circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720003B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095607A (en) * | 2002-08-29 | 2004-03-25 | Matsushita Electric Ind Co Ltd | Module parts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5449868U (en) * | 1977-09-14 | 1979-04-06 |
-
1987
- 1987-12-07 JP JP62309096A patent/JPH0720003B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5449868U (en) * | 1977-09-14 | 1979-04-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095607A (en) * | 2002-08-29 | 2004-03-25 | Matsushita Electric Ind Co Ltd | Module parts |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720003B2 (en) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110036469B (en) | High frequency module | |
| US7217993B2 (en) | Stacked-type semiconductor device | |
| US5471722A (en) | Method of manufacturing a surface acoustic wave | |
| US5864092A (en) | Leadless ceramic chip carrier crosstalk suppression apparatus | |
| CN108701681B (en) | Integrated circuit package for shielding EMI and method of making the same | |
| WO2019156051A1 (en) | High-frequency module | |
| CN104115395B (en) | Surface mounting piezoelectric oscillator | |
| JP6180646B1 (en) | Semiconductor package and module | |
| JPH03204965A (en) | Resin-sealed semiconductor device | |
| US8363422B2 (en) | Electronic component module and method for manufacturing the same | |
| JP2002135080A (en) | Surface acoustic wave device and method of manufacturing the same | |
| JP2001085569A (en) | High frequency circuit device | |
| JP2006511071A (en) | Microwave package with surface mounting and corresponding mounting body with multilayer circuit | |
| JP2600366B2 (en) | Semiconductor chip mounting method | |
| KR20010040737A (en) | Electronic component, especially a component working with acoustic surface waves | |
| US7269032B2 (en) | Shielding for EMI-sensitive electronic components and or circuits of electronic devices | |
| US12293976B2 (en) | Semiconductor EMI shielding component, semiconductor package structure and manufacturing method thereof | |
| WO2022230848A1 (en) | Electronic component mounting package and electronic device | |
| WO2019146699A1 (en) | Wiring board, electronic device, and electronic module | |
| USRE29325E (en) | Hermetic power package | |
| EP0241236A2 (en) | Cavity package for saw devices and associated electronics | |
| JP7237609B2 (en) | Packages for electronic components and electronic devices | |
| JPH1093012A (en) | High frequency integrated circuit device | |
| JPH0720003B2 (en) | Circuit device | |
| JP3872394B2 (en) | High frequency oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |