JPH01149603A - 負帰還増幅回路 - Google Patents
負帰還増幅回路Info
- Publication number
- JPH01149603A JPH01149603A JP31020787A JP31020787A JPH01149603A JP H01149603 A JPH01149603 A JP H01149603A JP 31020787 A JP31020787 A JP 31020787A JP 31020787 A JP31020787 A JP 31020787A JP H01149603 A JPH01149603 A JP H01149603A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- band
- effect transistor
- resistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 101150073536 FET3 gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は負帰還増幅回路に関する。
第４図は、従来の負帰還増幅回路を示す回路図である。
第４図は電界効果トランジスタ（以下ＦＥＴと略称する
）としてガリウムヒ素（以下ＧａＡｓと略称する）ＦＥ
Ｔを用いたソース接地形−段の交流結合負帰還増幅回路
の構成を示したものである。
）としてガリウムヒ素（以下ＧａＡｓと略称する）ＦＥ
Ｔを用いたソース接地形−段の交流結合負帰還増幅回路
の構成を示したものである。
この例に関しては、１９７８年１０月発行のマイクロウ
ェーブス（ＭＡＩＣＲＯＷＡＶＥＳ）の第１７巻第１０
号所載の論文「ユーズ・ネガティブ・フィードバック・
トウ・スラッシュ・ワイドバンド・ブイニスダブルアー
ルＪ （ＵｓｅＮｅｇａｔｉｖｅ Ｆｅｅｄｂａｃ
ｋ Ｔ。
ェーブス（ＭＡＩＣＲＯＷＡＶＥＳ）の第１７巻第１０
号所載の論文「ユーズ・ネガティブ・フィードバック・
トウ・スラッシュ・ワイドバンド・ブイニスダブルアー
ルＪ （ＵｓｅＮｅｇａｔｉｖｅ Ｆｅｅｄｂａｃ
ｋ Ｔ。
５ｌａｓｈ Ｗｉｄｅｂａｎｄ ＶＳＷＲ，ＭＩＣ
ＲＯＷＡＶＥＳ ＯＣＴ １９７８．Ｖｏｌ１７Ｎ
ｏ、１０）に詳述されている。この回路で使用されるＧ
ａＡｓ−ＦＥＴは、シリコン・バイポーラトランジスタ
に比べ最大発振周波数が非常に高く、最大有能電力利得
が大きくかつ低雑音である等の特徴を有するから、広帯
域な低雑音増幅器あるいはマイクロ波帯の発振回路等に
広く用いられている。また、電子の移動度が大きいため
相互コンダクタンスｇｍも大きくなり、直列抵抗が小さ
くかつ寄生容量が小さい等の理由により、高速で動作し
かつ消費電力が少ないという利点が有る。第４図におい
て、入力端１に入力された信号はコンデンサ５１により
直流成分が遮断され、ＦＥＴ３のゲート電位は、抵抗５
２及び抵抗５３によって構成されるバイアス回路を介し
て直流電源ＶＯＧが端子５８から加えられる。帰還抵抗
５４が無い場合、ＦＥＴ３に入力された信号は、ＦＥＴ
３の相互コンダクタンスｇｍと負荷抵抗５６の抵抗値と
の積によって決る電圧増幅炭分だけ増幅され、出力側に
設けた直流遮断用のコンデンサ５７を介して出力端２か
ら出力される。一般に電源変動に対する安定の向上、ト
ランジスタのバラツキによる特性変動の吸収、非直線歪
の改善、より一層の広帯域化等を目的として増幅回路に
負帰還を施すことが広く用いられるが、その−例として
第４図に示すようにＦＥＴ３のドレインからゲートへの
電圧期間を行うための帰還抵抗５４を挿入して帰還路と
する回路型式が公知である。コンデンサ５５は帰還路の
直流成分を遮断するためのものである。帰還量は、抵抗
５２と抵抗５３と入力信号源の出力インピーダンスとを
並列したインピーダンスの値と、帰還抵抗５４の抵抗値
との分圧比でほぼ定まる。
ＲＯＷＡＶＥＳ ＯＣＴ １９７８．Ｖｏｌ１７Ｎ
ｏ、１０）に詳述されている。この回路で使用されるＧ
ａＡｓ−ＦＥＴは、シリコン・バイポーラトランジスタ
に比べ最大発振周波数が非常に高く、最大有能電力利得
が大きくかつ低雑音である等の特徴を有するから、広帯
域な低雑音増幅器あるいはマイクロ波帯の発振回路等に
広く用いられている。また、電子の移動度が大きいため
相互コンダクタンスｇｍも大きくなり、直列抵抗が小さ
くかつ寄生容量が小さい等の理由により、高速で動作し
かつ消費電力が少ないという利点が有る。第４図におい
て、入力端１に入力された信号はコンデンサ５１により
直流成分が遮断され、ＦＥＴ３のゲート電位は、抵抗５
２及び抵抗５３によって構成されるバイアス回路を介し
て直流電源ＶＯＧが端子５８から加えられる。帰還抵抗
５４が無い場合、ＦＥＴ３に入力された信号は、ＦＥＴ
３の相互コンダクタンスｇｍと負荷抵抗５６の抵抗値と
の積によって決る電圧増幅炭分だけ増幅され、出力側に
設けた直流遮断用のコンデンサ５７を介して出力端２か
ら出力される。一般に電源変動に対する安定の向上、ト
ランジスタのバラツキによる特性変動の吸収、非直線歪
の改善、より一層の広帯域化等を目的として増幅回路に
負帰還を施すことが広く用いられるが、その−例として
第４図に示すようにＦＥＴ３のドレインからゲートへの
電圧期間を行うための帰還抵抗５４を挿入して帰還路と
する回路型式が公知である。コンデンサ５５は帰還路の
直流成分を遮断するためのものである。帰還量は、抵抗
５２と抵抗５３と入力信号源の出力インピーダンスとを
並列したインピーダンスの値と、帰還抵抗５４の抵抗値
との分圧比でほぼ定まる。
上述した従来の帰還増幅回路においては、電界効果トラ
ンジスタ自身の持つ容量等によりある程度以上の広帯域
化が難しく、さらには帰還路が入力信号路に接続されて
いるために、該帰還増幅回路の入力インピーダンスと帰
還量とをそれぞれ独立に設定することが不可能であるた
め回路設計に手間がかかり、かつ入力インピーダンスと
帰還量の設定し得る範囲にかなりの制約を受けるという
欠点がある。また、第４図に示すような負帰還増幅回路
を高速光受信回路のフロントエンドアンプとして用いる
場合、増幅回路の出力信号の帯域特性は光検出器の容量
と負荷抵抗との時定数により劣化した特性となっている
。従来はこの点を改善するために、第４図に示す増幅回
路と接続してＣとＲから構成される等化回路を挿入し、
更に増幅するという手段をとっていた。しかし、この手
段の場合、増幅回路多段接続による特性劣化、増幅段数
の増大といった欠点がある。また他の手段としては、第
４図の増幅回路の負荷抵抗５６と、電圧ＶＤＤの直流電
源を供給される端子５９との間にインダクタンスを挿入
し、インダクタンスとの直列ピーキング回路を構成し帯
域補償をおこなうという手段がある。しかし、この手段
でも良好な特性を確保するためにインダクタンスの値を
大きくする方向でもちいることにより浮遊容量が増加゛
し、ひいては自己共振周波数の低下を生じ、良好な特性
が得られないという欠点がある。また、ＧＢ／Ｓ帯（〜
ｌ０ＧＨ２）までの広帯域増幅器の実現を考えた場合、
トランジスタの（Ｓ２１）特性がおおむね６ＤＢ１０Ｃ
Ｔで減少することから、たんなるＣ−Ｒ結合増幅器では
充分な帯域を確保することが不可能である。また、負帰
還をほどこしたとしても、帯域は広がるが利得は低下す
る。さらに、ピーキング回路を用いたとしても、上限の
帯域を持上げる程度の働きしかしないため、大幅に帯域
を高域側に伸ばすことは難しいといった多くの欠点があ
る。
ンジスタ自身の持つ容量等によりある程度以上の広帯域
化が難しく、さらには帰還路が入力信号路に接続されて
いるために、該帰還増幅回路の入力インピーダンスと帰
還量とをそれぞれ独立に設定することが不可能であるた
め回路設計に手間がかかり、かつ入力インピーダンスと
帰還量の設定し得る範囲にかなりの制約を受けるという
欠点がある。また、第４図に示すような負帰還増幅回路
を高速光受信回路のフロントエンドアンプとして用いる
場合、増幅回路の出力信号の帯域特性は光検出器の容量
と負荷抵抗との時定数により劣化した特性となっている
。従来はこの点を改善するために、第４図に示す増幅回
路と接続してＣとＲから構成される等化回路を挿入し、
更に増幅するという手段をとっていた。しかし、この手
段の場合、増幅回路多段接続による特性劣化、増幅段数
の増大といった欠点がある。また他の手段としては、第
４図の増幅回路の負荷抵抗５６と、電圧ＶＤＤの直流電
源を供給される端子５９との間にインダクタンスを挿入
し、インダクタンスとの直列ピーキング回路を構成し帯
域補償をおこなうという手段がある。しかし、この手段
でも良好な特性を確保するためにインダクタンスの値を
大きくする方向でもちいることにより浮遊容量が増加゛
し、ひいては自己共振周波数の低下を生じ、良好な特性
が得られないという欠点がある。また、ＧＢ／Ｓ帯（〜
ｌ０ＧＨ２）までの広帯域増幅器の実現を考えた場合、
トランジスタの（Ｓ２１）特性がおおむね６ＤＢ１０Ｃ
Ｔで減少することから、たんなるＣ−Ｒ結合増幅器では
充分な帯域を確保することが不可能である。また、負帰
還をほどこしたとしても、帯域は広がるが利得は低下す
る。さらに、ピーキング回路を用いたとしても、上限の
帯域を持上げる程度の働きしかしないため、大幅に帯域
を高域側に伸ばすことは難しいといった多くの欠点があ
る。
第１の発明の目的は上述した欠点を除去し、入力インピ
ーダンスと帰還量とをそれぞれ独立に設定でき広帯域か
つ回路設計が容易な負帰還増幅回路を提供することにあ
る。また、２個の帯域補償回路を備え帯域補償特性を分
割化する事により高帯域に対する帯域補償を実現し、周
波数特性が広帯域な負帰還増幅回路を提供することにあ
る。
ーダンスと帰還量とをそれぞれ独立に設定でき広帯域か
つ回路設計が容易な負帰還増幅回路を提供することにあ
る。また、２個の帯域補償回路を備え帯域補償特性を分
割化する事により高帯域に対する帯域補償を実現し、周
波数特性が広帯域な負帰還増幅回路を提供することにあ
る。
また第２の本発明の目的は、上述した欠点を除去し、°
帰還量を定める抵抗分圧比をかえることなく、帰還信号
が印加される電界効果トランジスタのゲート電圧を可変
とすることにより広帯域でなおかつ利得を可変できる負
帰還増幅回路を提供することにある。
帰還量を定める抵抗分圧比をかえることなく、帰還信号
が印加される電界効果トランジスタのゲート電圧を可変
とすることにより広帯域でなおかつ利得を可変できる負
帰還増幅回路を提供することにある。
さに第３の発明の目的は、前記の欠点を除去しかつ帰還
路の一部を可変利得とすることにより広帯域でなおかつ
利得を可変できる負帰還増幅回路を提供することにある
。
路の一部を可変利得とすることにより広帯域でなおかつ
利得を可変できる負帰還増幅回路を提供することにある
。
第１の発明の負帰還増幅回路は、第一の抵抗とコンデン
サとの並列接続による第一の帯域補償回路と、第二の抵
抗とインダクタンスとの直列接続による第二の帯域補償
回路と、入力信号を入力され分布定数線路と第三の抵抗
とから構成される低域通過型マイクロ波帯インピーダン
ス整合／変換回路と、前記低域通過型マイクロ波帯イン
ピーダンス整合／変換回路の出力端にゲートが接続され
前記低域通過型マイクロ波帯インピーダンス整合／変換
回路の出力信号を入力されドレインを前記第二の帯域補
償回路を介して電源供給端子に接続されソースを前記第
一の帯域補償回路を介して設置された第一の電界効果ト
ランジスタと、ドレインを前記第一の電界効果トランジ
スタのトレインに接続されソースを接地された第二の電
界効果トランジスタと、前記第一の電界効果トランジス
タのドレインと前記第二の電界効果トランジスタのゲー
ト間に接続された帰還回路とを備えて構成される。
サとの並列接続による第一の帯域補償回路と、第二の抵
抗とインダクタンスとの直列接続による第二の帯域補償
回路と、入力信号を入力され分布定数線路と第三の抵抗
とから構成される低域通過型マイクロ波帯インピーダン
ス整合／変換回路と、前記低域通過型マイクロ波帯イン
ピーダンス整合／変換回路の出力端にゲートが接続され
前記低域通過型マイクロ波帯インピーダンス整合／変換
回路の出力信号を入力されドレインを前記第二の帯域補
償回路を介して電源供給端子に接続されソースを前記第
一の帯域補償回路を介して設置された第一の電界効果ト
ランジスタと、ドレインを前記第一の電界効果トランジ
スタのトレインに接続されソースを接地された第二の電
界効果トランジスタと、前記第一の電界効果トランジス
タのドレインと前記第二の電界効果トランジスタのゲー
ト間に接続された帰還回路とを備えて構成される。
また第２の発明の負帰還増幅回路は、第一の抵抗とコン
デンサとの並列接続による第一の帯域補償回路と、第二
の抵抗とインダクタンスとの直列接続による第二の帯域
補償回路と、入力信号を入力され分布定数線路と第三の
抵抗とから構成される低域通過型マイクロ波帯インピー
ダンス整合／変換回路と、前記低域通過型マイクロ波帯
インピーダンス整合／変換回路の出力端にゲートが接続
され前記低域通過型マイクロ波帯インピーダンス整合／
変換回路の出力信号を入力されドレインを前記第二の帯
域補償回路を介して電源供給端子に接続されソースを前
記第一の帯域補償回路を介して接地された第一の電界効
果トランジスタと、ドレインを前記第一の電界効果トラ
ンジスタのトレインに接続されソースを接地された第二
の電界効果トランジスタと、前記第一の電界効果トラン
ジスタのドレインと前記第二の電界効果トランジスタの
ゲート間に接続され前記第二の電界効果トランジスタの
ゲート電位を変化させる可変直流電源を有する帰還回路
とを備えて構成される。
デンサとの並列接続による第一の帯域補償回路と、第二
の抵抗とインダクタンスとの直列接続による第二の帯域
補償回路と、入力信号を入力され分布定数線路と第三の
抵抗とから構成される低域通過型マイクロ波帯インピー
ダンス整合／変換回路と、前記低域通過型マイクロ波帯
インピーダンス整合／変換回路の出力端にゲートが接続
され前記低域通過型マイクロ波帯インピーダンス整合／
変換回路の出力信号を入力されドレインを前記第二の帯
域補償回路を介して電源供給端子に接続されソースを前
記第一の帯域補償回路を介して接地された第一の電界効
果トランジスタと、ドレインを前記第一の電界効果トラ
ンジスタのトレインに接続されソースを接地された第二
の電界効果トランジスタと、前記第一の電界効果トラン
ジスタのドレインと前記第二の電界効果トランジスタの
ゲート間に接続され前記第二の電界効果トランジスタの
ゲート電位を変化させる可変直流電源を有する帰還回路
とを備えて構成される。
さらに第３の発明の負帰還回路は、第一の抵抗とコンデ
ンサとの並列接続による第一の帯域補償回路と、第二の
抵抗とインダクタンスとの直列接続による第二の帯域補
償回路と、入力信号を入力され分布定数線路と第三の抵
抗とから構成される低域通過型マイクロ波帯インピーダ
ンス整合／変換回路と、前記低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路の出力端にゲートが接続さ
れ前記低域通過型マイクロ波帯インピーダンス整合／変
換回路の出力信号を入力されトレインを前記第二の帯域
補償回路を介して電源供給端子に接続されソースを前記
第一の帯域補償回路を介して接地された第一の電界効果
トランジスタと、ドレインを前記第一の電界効果トラン
ジスタのトレインに接続されソースを接地された第二の
電界効果トラン゛ジスタと、前記第一の電界効果トラン
ジスタのドレンインと前記第二の電界効果トランジスタ
のゲート間に接続され前記第二の電界効果トランジスタ
のゲートに入力する信号量変化させる可変抵抗を有する
帰還回路とを備えて構成される。
ンサとの並列接続による第一の帯域補償回路と、第二の
抵抗とインダクタンスとの直列接続による第二の帯域補
償回路と、入力信号を入力され分布定数線路と第三の抵
抗とから構成される低域通過型マイクロ波帯インピーダ
ンス整合／変換回路と、前記低域通過型マイクロ波帯イ
ンピーダンス整合／変換回路の出力端にゲートが接続さ
れ前記低域通過型マイクロ波帯インピーダンス整合／変
換回路の出力信号を入力されトレインを前記第二の帯域
補償回路を介して電源供給端子に接続されソースを前記
第一の帯域補償回路を介して接地された第一の電界効果
トランジスタと、ドレインを前記第一の電界効果トラン
ジスタのトレインに接続されソースを接地された第二の
電界効果トラン゛ジスタと、前記第一の電界効果トラン
ジスタのドレンインと前記第二の電界効果トランジスタ
のゲート間に接続され前記第二の電界効果トランジスタ
のゲートに入力する信号量変化させる可変抵抗を有する
帰還回路とを備えて構成される。
次に図面を参照しながらまず第１の発明について詳細な
説明を行う。
説明を行う。
第１図は第１の発明の一実施例を示す回路図である。第
１図の実施例は、第一および第二の電界効果トランジス
タＦＥＴ３１．ＦＥＴ３２のドレイン同士をそれぞれ並
列に接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５ｏを介して入力信号を印加し、ＦＥＴ３２のゲートに
は帰還回路１０を介して出力信号の一部を印加するよう
にし、またＦＥＴ３１のソースをコンデンサ１０１と第
一の抵抗としての抵抗１０２との並列接続で構成される
第一の帯域補償回路としての帯域補償回路１０００をが
いしてグランドに接地するようにし、さらに並列接続し
たＦＥＴ３１とＦＥＴ３２のドレインと電圧■ｏＤの直
流電源に接続される端子１００１を設け、ＦＥＴ３１と
ＦＥＴ３２の負荷としている。第１図において、ＦＥＴ
３１．３２の直流バイアスは抵抗５６とインダクタンス
１０３を介して端子５９がら加えらる。抵抗５６とイン
ダクタンス１０３とは直列ピーキング回路を構成してい
る。抵抗５６は、通常の抵抗の如く受動素子であっても
、あるいはＦＥＴを含む能動素子であってもよい。コン
デンサ５１゜５７．５５はいずれも直流遮断用のコンデ
ンサである。同図においては帰還回路１０の構成の一例
として交流結合による例を示した。入力端１に入力され
た入力信号は、コンデンサ５１により直流成分が遮断さ
れてＦＥＴ３１のゲートに入力される。低域通過型マイ
クロ波帯インピーダンス整合／変換回路５０における低
域通過型マイクロ波帯インピーダンス整合回路５１１は
無損失整合回路であり、帯域上限において信号源側を見
込んだインピーダンスはどの切断面においても複素共役
の関係にあり電力反射係数〔Ｓ〕２がゼロになるような
条件に設定されている。抵抗５３は入力インピーダンス
を決定するものであるが、マイクロ波帯では低域通過型
マイクロ波帯インピーダンス変換回路５３１により高イ
ンピーダンスに変換され主線路には殆ど影響を与えない
。したがって、無損失回路によるインピーダンス整合が
充分におこなわれ帯域上限においてＦＥＴ３１の最大有
能電力利得かえられる。ＦＥＴ３１の直流ゲート電位は
、端子５８を介して電圧ＶＧＧの直流電源に接続された
抵抗５２で構成されるバイアス回路によって与えられる
。ＦＥＴ３１によって増幅されてドレインに出力される
信号は、コンデンサ５７によって直流成分が遮断され出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１０００のコンデンサ１０１と抵抗
１０２および帯域補償回路１００１のインダクタンス１
０３と抵抗５６とで決るピーキング特性を有しており、
これによって帯域がより改善あれた広帯域特性となって
いる。インダクタンス１０３、抵抗５６、コンデンサ１
０１、抵抗１０２の値は所望の特性にしたがって適切に
選定するとかできる。一方、ＦＥＴ３２のゲートには帰
還回路１０の帰還抵抗５４を介して出力信号の一部が入
力される。この信号の位相は、入力端１の入力信号の位
相を反転したものである。
１図の実施例は、第一および第二の電界効果トランジス
タＦＥＴ３１．ＦＥＴ３２のドレイン同士をそれぞれ並
列に接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５ｏを介して入力信号を印加し、ＦＥＴ３２のゲートに
は帰還回路１０を介して出力信号の一部を印加するよう
にし、またＦＥＴ３１のソースをコンデンサ１０１と第
一の抵抗としての抵抗１０２との並列接続で構成される
第一の帯域補償回路としての帯域補償回路１０００をが
いしてグランドに接地するようにし、さらに並列接続し
たＦＥＴ３１とＦＥＴ３２のドレインと電圧■ｏＤの直
流電源に接続される端子１００１を設け、ＦＥＴ３１と
ＦＥＴ３２の負荷としている。第１図において、ＦＥＴ
３１．３２の直流バイアスは抵抗５６とインダクタンス
１０３を介して端子５９がら加えらる。抵抗５６とイン
ダクタンス１０３とは直列ピーキング回路を構成してい
る。抵抗５６は、通常の抵抗の如く受動素子であっても
、あるいはＦＥＴを含む能動素子であってもよい。コン
デンサ５１゜５７．５５はいずれも直流遮断用のコンデ
ンサである。同図においては帰還回路１０の構成の一例
として交流結合による例を示した。入力端１に入力され
た入力信号は、コンデンサ５１により直流成分が遮断さ
れてＦＥＴ３１のゲートに入力される。低域通過型マイ
クロ波帯インピーダンス整合／変換回路５０における低
域通過型マイクロ波帯インピーダンス整合回路５１１は
無損失整合回路であり、帯域上限において信号源側を見
込んだインピーダンスはどの切断面においても複素共役
の関係にあり電力反射係数〔Ｓ〕２がゼロになるような
条件に設定されている。抵抗５３は入力インピーダンス
を決定するものであるが、マイクロ波帯では低域通過型
マイクロ波帯インピーダンス変換回路５３１により高イ
ンピーダンスに変換され主線路には殆ど影響を与えない
。したがって、無損失回路によるインピーダンス整合が
充分におこなわれ帯域上限においてＦＥＴ３１の最大有
能電力利得かえられる。ＦＥＴ３１の直流ゲート電位は
、端子５８を介して電圧ＶＧＧの直流電源に接続された
抵抗５２で構成されるバイアス回路によって与えられる
。ＦＥＴ３１によって増幅されてドレインに出力される
信号は、コンデンサ５７によって直流成分が遮断され出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１０００のコンデンサ１０１と抵抗
１０２および帯域補償回路１００１のインダクタンス１
０３と抵抗５６とで決るピーキング特性を有しており、
これによって帯域がより改善あれた広帯域特性となって
いる。インダクタンス１０３、抵抗５６、コンデンサ１
０１、抵抗１０２の値は所望の特性にしたがって適切に
選定するとかできる。一方、ＦＥＴ３２のゲートには帰
還回路１０の帰還抵抗５４を介して出力信号の一部が入
力される。この信号の位相は、入力端１の入力信号の位
相を反転したものである。
ＦＥＴ３２のゲート電位は、帰還回路１０の抵抗１１と
抵抗１２とで構成されるバイアス回路を介して、端子５
８に接続される直流電源から与えられる。ＦＥＴ３２に
帰還される信号の大きさは、抵抗１１と抵抗１２とを並
列にした抵抗値と帰還抵抗５４の抵抗値Ｒ９との比によ
ってほぼ決る。なお、第１図の回路構成の場合、ＦＥＴ
３１とＦＥＴ３２とは並列に接続されているため、ＦＥ
Ｔ３１の負荷抵抗値は、抵抗５６に帰還回路１０の入力
抵抗とＦＥＴ３１の相互コンダクタンスｇｍとＦＥＴ３
１の負荷抵抗値との関係で決る。
抵抗１２とで構成されるバイアス回路を介して、端子５
８に接続される直流電源から与えられる。ＦＥＴ３２に
帰還される信号の大きさは、抵抗１１と抵抗１２とを並
列にした抵抗値と帰還抵抗５４の抵抗値Ｒ９との比によ
ってほぼ決る。なお、第１図の回路構成の場合、ＦＥＴ
３１とＦＥＴ３２とは並列に接続されているため、ＦＥ
Ｔ３１の負荷抵抗値は、抵抗５６に帰還回路１０の入力
抵抗とＦＥＴ３１の相互コンダクタンスｇｍとＦＥＴ３
１の負荷抵抗値との関係で決る。
第１図に示す回路は、ＦＥＴ３１とＦＥＴ３２とを並列
に接続し、ＦＥＴ３１のゲートには入力信号を、ＦＥＴ
３２のゲートには帰還信号を各々入力する構成をとって
いる。したがって、入力信号路と帰還路とは分離するこ
とができ、入力インピーダンスと帰還量とをそれぞれ独
立に所望の値に設定することが可能となり回路設計が容
易である。この場合、入力インピーダンスの値は、通常
ＦＥＴの入力インピーダンスがきわめて高いので、はぼ
抵抗５３によって決められる。また、第１図に示す回路
は、帯域補償回路を２回路、インピーダンス整合回路を
有しているため、それぞれの帯域補償能力が軽減され、
また補償範囲も変えて構成することが可能であるため、
補償帯域も高くとる事ができる。
に接続し、ＦＥＴ３１のゲートには入力信号を、ＦＥＴ
３２のゲートには帰還信号を各々入力する構成をとって
いる。したがって、入力信号路と帰還路とは分離するこ
とができ、入力インピーダンスと帰還量とをそれぞれ独
立に所望の値に設定することが可能となり回路設計が容
易である。この場合、入力インピーダンスの値は、通常
ＦＥＴの入力インピーダンスがきわめて高いので、はぼ
抵抗５３によって決められる。また、第１図に示す回路
は、帯域補償回路を２回路、インピーダンス整合回路を
有しているため、それぞれの帯域補償能力が軽減され、
また補償範囲も変えて構成することが可能であるため、
補償帯域も高くとる事ができる。
次に図面を参照して第２の発明について詳細な説明を行
う。
う。
第２図は第２の発明の一実施例を示す回路図である。第
２図に示す実施例は、ＦＥＴ３１．３２のドレインを並
列に接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５０を介して入力信号を印加し、ＦＥＴ３２のゲートに
は帰還抵抗５４を介して出力信号の一部を印加するとと
もにＦＥＴ３２のゲートバイアス直流電圧として電圧ｖ
ｃｏｒｉ’ｒの可変直流電圧源１３を設け、更にＦＥＴ
３１のソースをコンデンサ１０１と抵抗１０２との並列
接続で構成される帯域補償回路１０００を介してグラン
ドに接地するようにし、更に並列接続したＦＥＴ３１．
ＦＥＴ３２のドレインと電圧■ＤＤの直流電源５９との
間にインダクタンス１０３と抵抗５６と直列回路から成
る帯域補償回路１００１を設け、ＦＥＴ３１とＦＥＴ３
２の負荷として構成される。
２図に示す実施例は、ＦＥＴ３１．３２のドレインを並
列に接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５０を介して入力信号を印加し、ＦＥＴ３２のゲートに
は帰還抵抗５４を介して出力信号の一部を印加するとと
もにＦＥＴ３２のゲートバイアス直流電圧として電圧ｖ
ｃｏｒｉ’ｒの可変直流電圧源１３を設け、更にＦＥＴ
３１のソースをコンデンサ１０１と抵抗１０２との並列
接続で構成される帯域補償回路１０００を介してグラン
ドに接地するようにし、更に並列接続したＦＥＴ３１．
ＦＥＴ３２のドレインと電圧■ＤＤの直流電源５９との
間にインダクタンス１０３と抵抗５６と直列回路から成
る帯域補償回路１００１を設け、ＦＥＴ３１とＦＥＴ３
２の負荷として構成される。
入力端１に入力された信号は、ＦＥＴ３１によって増幅
されてコンデンサ５７によって直流成分が遮断されて出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１０００．１００１とで決るピーキ
ング特性および低域通過型マイクロ波帯インピーダンス
整合／変換回路５０によって帯域が改善された広帯域の
特性となっている。
されてコンデンサ５７によって直流成分が遮断されて出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１０００．１００１とで決るピーキ
ング特性および低域通過型マイクロ波帯インピーダンス
整合／変換回路５０によって帯域が改善された広帯域の
特性となっている。
ＦＥＴ３２のゲートには、帰還抵抗５４を介してＦＥＴ
３１の出力信号の一部が入力される。
３１の出力信号の一部が入力される。
ＦＥＴ３２の直流ゲートバイアス電圧は、電圧ＶＣＯＮ
Ｔの可変直流電源１３の出力電圧を、抵抗１１と抵抗１
２とで分圧した値となる。なお第２図の回路においてＦ
ＥＴ３１とＦＥＴ３２とは並列に接続されているため、
ＦＥＴ３１の負荷抵抗値は、負荷抵抗５６に可変帰還回
路２０の入力抵抗とＦＥＴ３２の動作抵抗とを並列に接
続したものとなる。
Ｔの可変直流電源１３の出力電圧を、抵抗１１と抵抗１
２とで分圧した値となる。なお第２図の回路においてＦ
ＥＴ３１とＦＥＴ３２とは並列に接続されているため、
ＦＥＴ３１の負荷抵抗値は、負荷抵抗５６に可変帰還回
路２０の入力抵抗とＦＥＴ３２の動作抵抗とを並列に接
続したものとなる。
いま、可変直流電源１３の出力電圧を変化させると、抵
抗１１と抵抗１２の分圧比によって決るＦＥＴ３２の直
流ゲートバイアス電圧が変化する。これによってＦＥＴ
３２の直流動作点が変化し、そのためＦＥＴ３２の相互
コンダクタンスが変る。したがって負帰還回路の電圧伝
達関数、言い換えれば帰還量を変化させることができる
。すなわち、可変直流電源１３を用いることにより、負
帰還増幅回路の利得を可変とすることができる。この可
変利得増幅回路は、寄生インピーダンスを生じやすい可
変抵抗素子を用いていないので、利得量を大きく変えて
も利得の周波数特性を劣化することなく利得可変とする
ことができるという特徴がある。この実施例によれば入
力信号レベルの変動に対応して利得を変化させて常に一
定出力信号レベルを得る、いわゆるＡＧＣ回路を構成す
ることができ、また入力インピーダンスと帰還量とをそ
れぞれ独立に設定が可能なより広帯域な負帰還増幅回路
が得られる。更に回路設計が容易であるという特徴があ
る。
抗１１と抵抗１２の分圧比によって決るＦＥＴ３２の直
流ゲートバイアス電圧が変化する。これによってＦＥＴ
３２の直流動作点が変化し、そのためＦＥＴ３２の相互
コンダクタンスが変る。したがって負帰還回路の電圧伝
達関数、言い換えれば帰還量を変化させることができる
。すなわち、可変直流電源１３を用いることにより、負
帰還増幅回路の利得を可変とすることができる。この可
変利得増幅回路は、寄生インピーダンスを生じやすい可
変抵抗素子を用いていないので、利得量を大きく変えて
も利得の周波数特性を劣化することなく利得可変とする
ことができるという特徴がある。この実施例によれば入
力信号レベルの変動に対応して利得を変化させて常に一
定出力信号レベルを得る、いわゆるＡＧＣ回路を構成す
ることができ、また入力インピーダンスと帰還量とをそ
れぞれ独立に設定が可能なより広帯域な負帰還増幅回路
が得られる。更に回路設計が容易であるという特徴があ
る。
次に図面を参照して第３の発明について説明を行う。
第３図は第３の発明の一実施例を示す回路図である。第
３図に示す実施例は、ＦＥＴ３１．ＦＥＴ３２のドレイ
ンを接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５０を介して入力信号を印加し、ＦＥＴ３２のゲートに
は出力信号の一部を可変帰還回路３０を介して印加する
ようにし、更に帯域補償回路１０００、帯域補償回路１
００１を設けて構成される。
３図に示す実施例は、ＦＥＴ３１．ＦＥＴ３２のドレイ
ンを接続し、ＦＥＴ３１のゲートにはコンデンサ５１．
低域通過型マイクロ波帯インピーダンス整合／変換回路
５０を介して入力信号を印加し、ＦＥＴ３２のゲートに
は出力信号の一部を可変帰還回路３０を介して印加する
ようにし、更に帯域補償回路１０００、帯域補償回路１
００１を設けて構成される。
第３図の構成は、第１図の回路における帰還抵抗５４の
かわりに可変抵抗５４１を用いたものである。ＦＥＴ３
２への帰還信号は、可変帰還回路３０の可変抵抗５４１
を介して印加される。この時の帰還量は、可変帰還回路
３０の可変抵抗５４１を介して印加される。この時の帰
還量は、可変抵抗５４１の抵抗値Ｒｆｖと抵抗１１．抵
抗１２の並列接続値との比によってきまる。
かわりに可変抵抗５４１を用いたものである。ＦＥＴ３
２への帰還信号は、可変帰還回路３０の可変抵抗５４１
を介して印加される。この時の帰還量は、可変帰還回路
３０の可変抵抗５４１を介して印加される。この時の帰
還量は、可変抵抗５４１の抵抗値Ｒｆｖと抵抗１１．抵
抗１２の並列接続値との比によってきまる。
したがって、可変抵抗５４１を変化させることにより帰
還量が変化し、増幅回路の利得を可変とすることができ
る。ＦＥＴ３２の直流ゲート電位は抵抗１１、抵抗１２
によって制定されるため、可変抵抗５４１を変化させて
もＦＥＴ３２の直流ゲート電位は一定に保たれる。第３
図の回路においても、第１図の回路と同様に帯域補償回
路１０００．１００１．低域通過型マイクロ波帯インピ
ーダンス整合／変換回路５０によって周波数特性のより
広帯域化が得られる。また、入力信号路と帰還路とは分
離することができ、入力インピーダンスと帰還量とを独
立に設定することが可能な広帯域負帰還増幅回路が得ら
れる。また、第３図の回路を用いることにより入力レベ
ルの変動に対応して利得を変化させて常に一定出力信号
レベルを得る、いわゆるＡＧＣ回路を構成することがで
きる。
還量が変化し、増幅回路の利得を可変とすることができ
る。ＦＥＴ３２の直流ゲート電位は抵抗１１、抵抗１２
によって制定されるため、可変抵抗５４１を変化させて
もＦＥＴ３２の直流ゲート電位は一定に保たれる。第３
図の回路においても、第１図の回路と同様に帯域補償回
路１０００．１００１．低域通過型マイクロ波帯インピ
ーダンス整合／変換回路５０によって周波数特性のより
広帯域化が得られる。また、入力信号路と帰還路とは分
離することができ、入力インピーダンスと帰還量とを独
立に設定することが可能な広帯域負帰還増幅回路が得ら
れる。また、第３図の回路を用いることにより入力レベ
ルの変動に対応して利得を変化させて常に一定出力信号
レベルを得る、いわゆるＡＧＣ回路を構成することがで
きる。
なお以上の説明では広帯域増幅回路を構成するのに適し
たＦＥＴとしてＧａＡｓ−ＦＥＴを用いる場合について
述べたが、本発明の範囲はこれに限定されるものではな
く、シリコンのＦＥＴを用いる場合にも全く同様に適用
されることはいうまでもない。
たＦＥＴとしてＧａＡｓ−ＦＥＴを用いる場合について
述べたが、本発明の範囲はこれに限定されるものではな
く、シリコンのＦＥＴを用いる場合にも全く同様に適用
されることはいうまでもない。
以上説明したように、第１の発明によれば、ＦＥＴを用
いた広帯域増幅回路として２個のＦＥＴのトレイン同士
を並列接続し、一方のＦＥＴのゲートには低域通過型マ
イクロ波帯インピーダンス整合／変換回路を介して入力
信号を印加し、他方のＦＥＴのゲートには帰還信号を印
加するようにし、更に入力信号を印加したＦＥＴのソー
スとグランド間に抵抗と容量から成る帯域補償回路を接
続し、また２個のＦＥＴの接続されたドレインと直流電
圧源との間にインダクタンスと抵抗から成る帯域補償回
路を接続して用いることにより、入力インピーダンスと
帰還量とを各々独立に設定することができ、広帯域に対
する帯域補償特性を実現し、かつ広帯域特性を有し、な
おかつ安定度の良い負帰還増幅回路が得られるという効
果がある。
いた広帯域増幅回路として２個のＦＥＴのトレイン同士
を並列接続し、一方のＦＥＴのゲートには低域通過型マ
イクロ波帯インピーダンス整合／変換回路を介して入力
信号を印加し、他方のＦＥＴのゲートには帰還信号を印
加するようにし、更に入力信号を印加したＦＥＴのソー
スとグランド間に抵抗と容量から成る帯域補償回路を接
続し、また２個のＦＥＴの接続されたドレインと直流電
圧源との間にインダクタンスと抵抗から成る帯域補償回
路を接続して用いることにより、入力インピーダンスと
帰還量とを各々独立に設定することができ、広帯域に対
する帯域補償特性を実現し、かつ広帯域特性を有し、な
おかつ安定度の良い負帰還増幅回路が得られるという効
果がある。
また第２の発明によれば第１の発明の回路における帰還
信号を印加するＦＥＴの直流ゲートバイアス電圧を可変
直流電圧源を用いて変化させることにより、利得が可変
で入力インピーダンスと帰還量とを独立に設定でき、か
つ周波数特性の良い負帰還増幅回路かえられるという効
果がある。
信号を印加するＦＥＴの直流ゲートバイアス電圧を可変
直流電圧源を用いて変化させることにより、利得が可変
で入力インピーダンスと帰還量とを独立に設定でき、か
つ周波数特性の良い負帰還増幅回路かえられるという効
果がある。
更に第３の発明によれば、第１の発明における広帯域負
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗を用
いることにより、利得が可変で入力インピーダンスと帰
還量とを独立に設定でき安定性のよい周波数特性のすぐ
れた負帰還増幅回路が得られるという効果がある。
帰還増幅回路の帰還路内の帰還抵抗として可変抵抗を用
いることにより、利得が可変で入力インピーダンスと帰
還量とを独立に設定でき安定性のよい周波数特性のすぐ
れた負帰還増幅回路が得られるという効果がある。
第１図は第１の発明の一実施例を示す回路図、第２図は
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す図、第４図は従来の負帰還増幅回路
を示す回路図である。 １・・・入力端、２・・・出力端、１３・・・可変直流
電源、３，３１．３２・・・ＦＥＴ、５２，５３，１１
．１２，５６，１０２・・・抵抗、５４・・・帰還抵抗
、５４１・・・可変抵抗、５１．５７，５５，１０１・
・・ケンダンサ、１０３・・・インダクタンス、１００
０・・・第一の帯域補償回路、１００１・・・第二の帯
域補償回路、５０・・・低域通過型マイクロ波帯インピ
ーダンス整合／変換回路、５１１・・・低域通過型マイ
クロ波帯インピーダンス整合回路、５３１・・・低域通
過型マイクロ波帯インピーダンス変換回路。 代理人 弁理士 内 原 音 羊１ 口 第２ 司 第３ 回 亥膣隠 第４ 図
第２の発明の一実施例を示す回路図、第３図は第３の発
明の一実施例を示す図、第４図は従来の負帰還増幅回路
を示す回路図である。 １・・・入力端、２・・・出力端、１３・・・可変直流
電源、３，３１．３２・・・ＦＥＴ、５２，５３，１１
．１２，５６，１０２・・・抵抗、５４・・・帰還抵抗
、５４１・・・可変抵抗、５１．５７，５５，１０１・
・・ケンダンサ、１０３・・・インダクタンス、１００
０・・・第一の帯域補償回路、１００１・・・第二の帯
域補償回路、５０・・・低域通過型マイクロ波帯インピ
ーダンス整合／変換回路、５１１・・・低域通過型マイ
クロ波帯インピーダンス整合回路、５３１・・・低域通
過型マイクロ波帯インピーダンス変換回路。 代理人 弁理士 内 原 音 羊１ 口 第２ 司 第３ 回 亥膣隠 第４ 図
Claims (3)
- （１）第一の抵抗とコンデンサとの並列接続による第一
の帯域補償回路と、第二の抵抗とインダクタンスとの直
列接続による第二の帯域補償回路と、入力信号を入力さ
れ分布定数線路と第三の抵抗とから構成される低域通過
型マイクロ波帯インピーダンス整合／変換回路の出力端
にゲートが接続され前記低域通過型マイクロ波帯インピ
ーダンス整合／変換回路の出力信号を入力されドレイン
を前記第二の帯域補償回路を介して電源供給端子に接続
されソースを前記第一の帯域補償回路を介して接地され
た第一の電界効果トランジスタと、トレインを前記第一
の電界効果トランジスタのドレインに接続されソースを
接地された第二の電界効果トランジスタと、前記第一の
電界効果トランジスタのドレインと前記第二の電界効果
トランジスタのゲート間に接続された帰還回路とを備え
、前記入力信号を帯域補償して増幅した出力信号を前記
第一の電界効果トランジスタのドレインから得るように
したことを特徴とする負帰還増幅回路。 - （２）第一の抵抗とコンデンサとの並列接続による第一
の帯域補償回路と、第二の抵抗とインダクタンスとの直
列接続による第二の帯域補償回路と、入力信号を入力さ
れ分布定数線路と第三の抵抗とから構成される低域通過
型マイクロ波帯インピーダンス整合／変換回路と、前記
低域通過型マイクロ波帯インピーダンス整合／変換回路
の出力端にゲートが接続され前記低域通過型マイクロ波
帯インピーダンス整合／変換回路の出力信号を入力され
ドレインを前記第二の帯域補償回路を介して電源供給端
子に接続されソースを前記第一の帯域補償回路を介して
接地された第一の電界効果トランジスタと、ドレインを
前記第一の電界効果トランジスタのドレインに接続され
ソースを接地された第二の電界効果トランジスタと、前
記第一の電界効果トランジスタのドレインと電気第二の
電界効果トランジスタのゲート間に接続され前記第二の
電界効果トランジスタのゲート電位を変化させる可変直
流電源を有する帰還回路とを備え、前記入力信号を帯域
補償して増幅した出力信号を前記第一の電界効果トラン
ジスタのドレインから得るようにしたことを特徴とする
負帰還増幅回路。 - （３）第一の抵抗とコンデンサとの並列接続による第一
の帯域補償回路と、第二の抵抗とインダクタンスとの直
列接続による第二の帯域補償回路と、入力信号を入力さ
れ分布定数線路と第三の抵抗とから構成される低域通過
型マイクロ波帯インピーダンス整合／変換回路と、前記
低域通過型マイクロ波帯インピーダンス整合／変換回路
の出力端にゲートが接続され前記低域通過型マイクロ波
帯インピーダンス整合／変換回路の出力信号を入力され
ドレンインを前記第二の帯域補償回路を介して電源供給
端子に接続されソースを前記第一の帯域補償回路を介し
て接地された第一の電界効果トランジスタと、ドレイン
を前記第一の電界効果トランジスタのドレインに接続さ
れソースを接地された第二の電界効果トランジスタのゲ
ート間に接続され前記第二の電界効果トランジスタのゲ
ートに入力する信号量を変化させる可変抵抗を有する帰
還回路とを備え、前記入力信号を帯域補償して増幅した
出力信号を前記第一の電界効果トランジスタのドレイン
から得るようにしたことを特徴とする負帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31020787A JPH0624296B2 (ja) | 1987-12-07 | 1987-12-07 | 負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31020787A JPH0624296B2 (ja) | 1987-12-07 | 1987-12-07 | 負帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149603A true JPH01149603A (ja) | 1989-06-12 |
| JPH0624296B2 JPH0624296B2 (ja) | 1994-03-30 |
Family
ID=18002478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31020787A Expired - Lifetime JPH0624296B2 (ja) | 1987-12-07 | 1987-12-07 | 負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624296B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019213055A (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | 多段増幅回路 |
| CN111147032A (zh) * | 2019-12-30 | 2020-05-12 | 河北新华北集成电路有限公司 | 放大器及射频集成电路 |
| CN113206647A (zh) * | 2021-04-29 | 2021-08-03 | 西安博瑞集信电子科技有限公司 | 一种电路反馈结构 |
-
1987
- 1987-12-07 JP JP31020787A patent/JPH0624296B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019213055A (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | 多段増幅回路 |
| CN111147032A (zh) * | 2019-12-30 | 2020-05-12 | 河北新华北集成电路有限公司 | 放大器及射频集成电路 |
| CN113206647A (zh) * | 2021-04-29 | 2021-08-03 | 西安博瑞集信电子科技有限公司 | 一种电路反馈结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624296B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
| US6107885A (en) | Wideband linear GaAsFET ternate cascode amplifier | |
| CN101834567B (zh) | 宽带增益可调低噪声放大器 | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| KR100427878B1 (ko) | 증폭회로 | |
| US5661437A (en) | Negative feedback variable gain amplifier circuit | |
| US6566949B1 (en) | Highly linear high-speed transconductance amplifier for Gm-C filters | |
| US5387880A (en) | Compact monolithic wide band HEMT low noise amplifiers with regulated self-bias | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US20050282510A1 (en) | Linear mixer with current amplifier | |
| US4078206A (en) | Differential amplifier | |
| JPS62241410A (ja) | 高速度演算増幅器、回路および差動入力信号に対応して出力信号を生じるための方法 | |
| US6441688B1 (en) | Single-to-differential buffer amplifier | |
| JPH07240640A (ja) | 半導体差動増幅器 | |
| JPH01188112A (ja) | マイクロ波線形増幅器 | |
| US20060066399A1 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| JP3371350B2 (ja) | 負帰還可変利得増幅回路 | |
| JPH01149603A (ja) | 負帰還増幅回路 | |
| US7332963B2 (en) | Low noise amplifier | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| JPH01188007A (ja) | 負帰還増幅回路 | |
| JPS62136114A (ja) | 負帰還増幅回路 | |
| JPH08265065A (ja) | 増幅回路 | |
| JPS62216507A (ja) | 広帯域負帰還増幅回路 |