JPH01149688A - 静止画入出力システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕　　　− この発明に、カメラ等から撮像入力した静止画像をディ
スク等の記憶装置に蓄積記憶すると共に。

前記記憶装置に記憶した静止画像＝ｉＣＲＴ等の表示装
置上に読出して再生する静止画入出力システムに関する
ものである。

〔従来の技術〕

第７図は、従来の一般的な上述した静止画入出力システ
ムの構成図である。図において１はカラーの静止画像′
ｔ−′！ｊ＆像し入力するカラーカメラ、２は再生され
た静止画像を表示するモニタＣＲＴ％３ばＡ／Ｄ、Ｄ／
Ａの各変換機能及びディスクコントローラ機能をもった
内部メモリを有する信号処理回路、４にカラーカメラ１
から入力さ詐る前記カラーの静止画像を蓄積・記憶する
ディスク装置、５は信号処理回路３とＥＩＡ　　Ｒ８２
３２Ｃのインターフェイスバスを介し接続さｎており、
信号処理回路３からのＲ，Ｇ、Ｂのアナログ信号として
の静止画像ｔ−加工し、処理する各種制御機能をもった
ディジタル画像プロセッサであり、内部には第７図の他
の各回路を制御するＣＰＵｋ有している。

次に動作について説明する。カラーカメラ１により撮影
した静止画像に、ディジタル画像プロセッサ５０制御下
の信号処理回路３の処理によって常時、モニタＣＲＴ２
上に表示式ｎる。しかしてカラーカメラ１からの静止画
像をディスク４に蓄積記憶する場合に、１フイ一ルド分
の静止画像が信号処理回路３によりＡ／Ｄ変換さｎて該
信号処理回路３内の内部メモリに奄込ま１１＋％矢いで
画面ナンバ全村さｎてディスク４に送られ、書込まれる
。他方、ディスク４内の静止画像’１ｃＲＴモニタ２上
に再生する場合は、ディジタル画像プロセッサ５により
指示された画面ナンバの静止画像データがディスク４か
ら胱出さｎて信号処理回路３間の内部メモリに沓込ま扛
、次いでそれがＤ／人ｆ（’！されたのちモニタＣＲＴ
２に送出さ几て表示さｎる。

〔発明が解決しようとする問題点〕

従来の静止画入出力システムは以上のように溝成さｎて
いるので、静止画像をディスク４へ蓄積記憶する際に、
またディスク４から該静止画像上読出してＣＲＴモニタ
２に再生表示する際［Ｈ１信号処理回路３円の内部メモ
リを介して記録、再生が行わｎｌまたその記録、再生処
理はすべてディジタル画像プロセッサ５のＣＰＵの制御
下に行わｎている。そのために、信号処理回路乙の内部
メモリへの静止画像の書込み、読出し処理がすべてディ
ジタル画像プロセッサ５内のＣＰＵの制御下に行わｎ１
即ち、信号処理回路乙の処理がディジタル画像プロセッ
サ５の処理と独立して行わｎないために、記録、再生の
スピードが遅いという問題点があった。またディスク４
の記憶容量を増設する場合、増設用フレーム、専用イン
ターフェイスポードが必要になるなど、したがってシス
テム全体が非常に大きくなる問題点もあった。

この発明は上記のような問題魚ヲ解消するためになされ
たもので静止画像の記録、再圧スピードが大幅に向上し
１．記憶容量の増設もスペースを大きくとることなく容
易に増大できるようにした静止画入出力システムを得る
ことを目的とする。

〔問題点を解決するための手段〕

この発明に係る静止画入出力システムは、静止画像入力
手段と、静止画像蓄積手段と、静止画像表示手段と、制
御手段及び一対の記憶手Ｒ’を肩していると共に前記制
御手段がダイレクトメモリアクセス処理により前記一対
の記憶手段に対し静止画像の書込み、絖出しを行うよう
にしてなる処理手段とを備えたものである。

〔作用〕

この発明における静止画入出力システムは、静止画像入
力手段からの静止画像全静止画像表示手段内に蓄積する
際には、処理手段内の制御手段によるダイレクトメモリ
アクセス処理によって、前記入力手段からの静止画像を
前記処理手段内の一対の記憶手段のうち一万の記憶手段
に書込むと共に、他方の記憶手段から既に書込まｎてい
る静止画像全並行して読出し、前記蓄積手段に書込む。

他方、前記蓄積手段内の静止画像全静止画像表示手段に
再生表示する際にに、前記制御手段によるダイレクトメ
モリアクセス処理によって、前記蓄積手段からの静止画
像を前記一対の記憶手段のうち一万の記憶手段ｉＣ！’
込むと共に、他方の記憶手段から既に書込まれているＩ
正画像を並行して読出して前記表示手段に表示させる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は静止画像入力手段としてのカラーカメ
ラ、２は静止画像表示手段としてのモニタＣＲＴ％　３
一方．３−２．４．６，７゜８．１００は共にディジタ
ル画像プロセッサ５内に設けらｎた回路である。しかし
て３一方に処理手段としての静止画高速入出力処理回路
１．３−２は処理手段としての静止画高速入出力処理回
路２であり、その詳細にそれぞｆ′Ｌ第２図、第３図に
より後述するが、内部にはディジタル画像プロセッサ５
のＣＰＵ６とに独豆してダイレクトメモリアクセス処理
を行うＣＰＩＪｔ−有している。即ち、回路３一方．３
−２が本発明の要部を成す回路となっている。

４は静止画像蓄積手段としてのディスク装置６はディジ
タル画像プロセッサ５の全体動作を制御するＣＰＵ、７
１−ｊ：カラーカメラ１から撮像入力さｎるアナログ信
号の静止画をディジタルのＲ，Ｇ。

Ｂ信号に変換し、静止画高速入出力処理回路１（６一方
）内のフィールドメモリｖＣ曹込むビデオ入力回路であ
る。８ＨＲＡＭから成るシステムメモリ、１００にビデ
オコントロール回路である。しかしてこのビデオコント
ロール回路１００％静止画高速入出力処理回路１　（３
一方）及びビデオ入力回路７にディジタルビデオバス１
３により相互に接続さｎている。また静止画高速入出力
処理回路１Ｃ５一方’）と静止画高速入出力処理回路２
（３−２）とはアドレス／データ／コントロールバス６
五Ｉ１０ボート６４により相互に接続さｎている。

更に前記ＣＰＵ６と静止画高速入出力処理回路１（３一
方）、　ビデオ入力回路７．メモリ８．ビデオコントロ
ール回路１００ｉＰＣ（プロセッサ）バス４９．ＤＭＡ
（ダイレクトメモリアクセス）バス５０により相互に接
続されている。

なお、前記ＣＰＵ６の全体動作とは、静止画の入力、出
力、コピー、ワイプの各動作等を含み、各動作別にＣＰ
Ｕ６［コマンドを出力して静止画高速入出力処理回路１
．２（３一方）、（３−２）の前記各動作を始動させる
。この場合、コピー動作とは、静止画高速入出力処理回
路１　（３一方）内の一方のフィールドメモリ内の画像
データを他方のフィールドメモリ内にコピーする動作？
意味している。またワイプ動作とに、−万のフィールド
メモリ内の画像データと他方のフィールドメモリ内の画
像データを合成してモニタＣＲＴ２上に表示させる動作
？いう。

矢に第２図を参照して静止画高速入出力処理回路１　（
３一方）の詳細構成を説明する。図において、１０Ｕデ
ータセレクタで、フィールドメモリ（記憶手段）１９．
２０のいずｎかの出力を選択してディジタルビデオバス
１古に出力する。１１に画像人力バッファで、ディジタ
ルビデオバス１３からのデータを供給さｔ′Ｌ、ヒステ
リシス特性を有する。１２はバッファで、ディジタルビ
デオバス１３　から０ＶＣＬＫ、ＶＳＹＮ、Ｈ８ＹＮ、
２Ｈ８ＹＮ、ＶＡＬＩＤ、ＣＨＥＮ、ＦＩＥＬＤ　の各
種制御信号を受取る。しかしてヒステリシス特性及び波
形”整形機能を有する。

１３ぼディジタルビデオバスで、Ｒ，Ｇ、Ｂ各８ビット
のディジタル画像情報（静止画像データ）と前記ＶＣＬ
Ｋ　、ＶＳＹＮ等の制御信号が流れる。１４はデータセ
レクタで、フィールドメモリ１９．２０の出力のいずｎ
か一方を選択出力する。

１５　＆１１ＪモートｃＲＴインターフエイスで、モニ
タＣＲＴ２に対する同期信号の出力及びデータセレクタ
１４からの信号ｆｔＤ／Ａ変換してモニタＣＲＴ２に出
力する機能をもつ。

１６はデータセレクタで、フィールドメモリ１９゜２０
またにバッファメモリ（記憶手段）２７．２８からの信
号のいずｎか全選択する。この場合、フィールドメモリ
１９．２０に例えば、Ｒ，Ｇ、Ｂ各８ビットの信号を７
００行×３２０列記憶する記憶容量全そｎぞれがもつ一
対のメモリであり。

しかしてフィールドメモリ１９．２０へのデータの畜込
み、読出しは互いに交互に並列的に行われる。ま几バッ
ファメモリ２７．２８も同様に、並行してアドレス／デ
ータ／コントロールバス３３に対するデータの書込み、
読出しを行わｎる一対のメモリである。

１７はビデオ系制御回路で、ディジタルビデオバス１３
に対するデータの入力、出力を行う際にそのタイミング
制御７行う。１８ｒＬディスク系匍制御回路で、ディス
ク４とフィールドメモリ１９゜２０間のデータの入出力
のタイミング制御を行う。

２１．５２ｉ共にデータセレクタで、前記ビデオ制御回
路１７．ディスク制御回路１８からの制御信号のうち一
万側を選択出力し、フィールドメモリ１９．２０に与え
る。２２はバッファで％２３は逆さコピー制御回路であ
る。しかして逆さコピー制御回路２３はフィールドメモ
リ１９内の画像データをフィールドメモリ２０に逆さに
コピーするときの制御を行い、そのときの制御信号にバ
ッファ２２を介してフィールドメモリ２０に与えらｎる
。

２４はワイプ制御回路で、フィールトメそり１９内の画
像データとフィールドメモリ２０内の画像データとを合
成し、ＣＲＴモニタ２上に表示するときの制御を行い、
その制御信号はデータセレクタ１０に入力する。２５一
方．２５−２はＤ型の７リツプフロツプで、フィールド
メモリ１９　、２０の出力とディジタルビデオバス１３
との同期をとる。しかして該フリップフロップ２５一方
．２５−２の駆動用クロックは前記信号ＶＣＬＫと同期
し几クロックである。そして２６，２９１！前記フリツ
プフロツプ２５一方の出力を受けるバッファ。

５１．３１ｔ！フリップフロップ２５−２の出力を受け
るバッファである。

３０．３２はデータセレクタで、ディスク制御回路１８
またにアドレス／データ／コレトロールバス３３力為ら
の制御信号の一万を選択出力する。

次に、第３図を参照して、静止画高速入出力処理回路２
（３−２）の詳細構成全説明する。３５ｕｃＰＵ３７の
アドレス／データ／コントロールバス６３に対する専用
のゲート（ロ）路であり、３６はディスク４に対するデ
ータ、コマンドが出力するバッファ及びゲートである。

丑で、ＣＰＵ３７は前記ＣＰＵ（Ｓとは独立した静止画
高速入出力処理回：＠１．２（３一方、３−２）専用の
ＣＰＵ（制御手段）でちり、フィールドメモリ１９．２
１）バッファメモリ２７，２８ｔ−ダイレクトメモリア
クセス制御して、ディスク４に対する静止画像の高速の
１込み、読出しｍｌＪ御を行う。

したがってＣＰＵ３７に接続さｎる３８は該ＣＰＵ３７
の制御プログラムを記憶するプログラムＲＯＭ、！＋９
はワークＲＡＭ、４０ぼプログラマブル・インターバル
・タイマ（ＰＩＴ）、４１ＨＲ８２３２Ｃ規格のバスを
制御するシリアルインターフェイスアウトプット（ｓＩ
ｏ）％４２ｆｌＩ１０ボート生成回路％４３はＣＰＵ３
７の指令により前記ダイレクトメモリアクセス制御全行
うダイレクトメモリアクセスコントロー５　（ＤＭＡＣ
）（制御手段）、、４４一方ｉＣＰＵ３７まｆｃｉＰＣ
バス４９のデュアルポートＲＡＭ４６一方へのアクセス
権の調停を行うアクセス裁定回路、４５一方にバッツァ
ゲート、４７ｕＰＣバス４９に対する制御を行うＰＣパ
スインターフェイス回路、同様にして４４−２はアクセ
ス裁定回路、４５−２はバッファゲート％４６−２Ｈデ
ュアルポートＲＡＭ、４８はＤＭＡバスインターフェイ
ス回路である。

次に、ディスク４に対する静止画像の書込み。

耽出しの動作をフローチャート金参照して説明する。

先ず、ディスク４に記録さｎている静止画像全モニタＣ
ＲＴ２に出力して再生表示する全体的な動作から説明す
る。第４図のフローチャートにおいて、ステップＳＴ１
の処理により、ＣＰＵ６は、ＰＣバス４９上に読出す静
止画像の画面Ｎｏ−にその読出し指令と共に出力する。

しかしてとのＣＰＵ　６からの指令に応じて、静止画高
速入出力処理回路１　、２（３一方、３−２）のＣＰＵ
３７はＣＰＵ６の動作と独立し友ＤＭＡ（ダイレクトメ
モリアクセス）動作を開始し、先ず、ステップＳＴ２の
処理にエリ、指定された画面Ｎｏ、の画面（静止画像デ
ータ）をディスク４から読出し、フィールドメモリ１９
または２０へ転送する。久にステップＳＴ３の処理によ
り、フィールドメモリ１９または２０へ転送さｆ′Ｌｔ
静止画像データをモニタＣＲＴ２に表示し、その画面の
確認を行う。そして求める画面か否か會判断しくステッ
プＳＴ４＞、ＮＯであｎばステップＳＴ１に戻って上述
した動作を再開する一万％ＹＥＳのときにはステップＳ
Ｔ５に進行し、ビデオコントロール回路１００の制御下
にビデオバス１６にフィールドメモリ１９゜２０からの
データを出力し、モニタＣＲＴ２上での再生表示を続行
する。なお、ステップＳＴ２〜５の詳細は第６図のフロ
ーチャートを参照して後述する。

次に、カラーカメラ１からの静止画像をディスク４に書
込む場合の全体的な動作を第５図のフローチャートによ
り説明する。カラーカメラ１から静止画像を入力すると
くステップＳＴ１１＞、ビデオ入力回路７はその画像信
号ｋＡ／Ｄ変換するくステップ５Ｔ１２＞。次にステッ
プ５Ｔ１３の処理が行われ、Ａ／Ｄ変換された画像信号
は、ビデオコントロール回路１００の制御下に、ビデオ
パＸ１３上［、ＶＣＬＫ、ＶＳＹＮ等の信号と共に出力
さｎる。そしてＣＰＵ６ｎＰＣバス４９上にコマンドを
出力して、以後の制御を静止画像高速入出力処理回路１
，２（３一方，３−２）のＣＰ　Ｕ　３７のＤＭＡ制御
に引渡すくステップ５Ｔ１４〉。尚％ＣＰＵ６が出力す
る前記コマンドには、入力された静止画像に対する画面
Ｎｏ、も含まｎている。

矢に、ステップ５Ｔ１５により、前記Ａ／Ｄ変美された
画像信号にビデオパス１３を弁じフィールドメモリ１９
ま几は２０に１フイ一ルド分与えらｎて記憶さＡ、　　
Ｌ、たがってＣＰＵ３７はそａｔＤＭＡ制御によりディ
スク４へ書込む処理を行うくステップ５Ｔ１６＞。この
ようにして、ビデオカメラ１からの静止画像は１フイ一
ルド分づつのデータとしてディスク４の各画面に順次番
込まｎてゆく。尚、この詳細な動作については、第６図
のフローチャートにより後述する。

矢に、上述した静止画像のディスク４へのＶ込み、ディ
スク４からの読出し時における。ＣＰＵ３７のＣＰ−Ｕ
　６からの独立し几ＤＭＡ制御動作について、第６図を
参照し説明する。

先ず、ステップＳＴ２１でｔａ、ＣＰＵ６がアクセス裁
定回路４４０制御下において、ＰＣバス４９゜ＰＣバス
インターフェイス回路４７ｔ−介しデュアルボー）ＲＡ
Ｍ４６へコマンドを書込む。そしてステップ５Ｔ２２で
ｕ、ＲＡＭ４６への前記コマンド書込み終了でＣＰＵ３
７への割込みが発生し。

ＣＰＵり７への制御の引渡しが行わｎる。し友がってＣ
ＰＵ３７に次にＲＡＭ４６内の前記コマンドｉ　ＩＪ−
ドし、その内容から静止画高速入出力処理回路１　、２
（３一方、３−２）における内部動作全ステップ５Ｔ２
３にエフ決定する。即ち、静止画人力ま友は静止画出力
を決定し、前者のときにはステップ５Ｔ２４に進み、後
者のときにはステップ５Ｔ２８に進む。

静止画入力の場合、ステップ５Ｔ２４によりＣＰＵ３１
ｊ：Ｉ１０ボート３４にコマンドを出力し。

ビデオ系制御回路１７會起動する。次にステップ５Ｔ２
５により、垂直同期信号ＶＳＹＮに同期して、ディジタ
ルビデオパス１６上のカラーカメラ１からの静止画像の
データを画像人力バッファ１１を介しフィールドメモリ
１９に書込む。矢にＣＰＵ　３７はステップ５Ｔ２６に
よりＩ１０ポート５４にコマンドを出力し、ディスク系
骨ｊ御回路１８’？起動する。したがってフィールドメ
モリ１９に前記書込まｎｆｃｗ止画像データは、ステッ
プ５Ｔ２７により、ディスク系制御回路１８の制御下に
、バッファメモリ２７へその１／４のデータが転送さｎ
る。

次にＣＰ　ＴＪ　３７にステップ５Ｔ３２によりＩ１０
ボート５４にバッファ２９．３１、セレクタ３０゜６２
、バッファ２６．５１−制御するコマンドを出力し、仄
いてステップ５Ｔ３３により、バッファメモリ２７がパ
ス３３全介してＣＰＵ３７によりアクセス可能とさｎ、
ま之バッファメモリ２８がフィールドメモリ１９とディ
スク系制御回路１８の制御下に接続さｎる。その結果％
仄のステップ５Ｔ３４　、り５の並列処理では、ＣＰＯ
３７はディスク系制御回路１８ｔ−起動してその制御に
よりフィールドメモリ１９内の静止画像データの１／４
をバッファメモリ２８へ転送し、同時に並行してＣＰ　
Ｕ　３７１４バツフアメモリ２７内の先に書込まｎた９
止画像データ’ｔ−ＤＭＡＣ４３の制御下にディスク４
へ転送する。

次にステップ５Ｔ３６でに、ステップ５Ｔ３２と同一の
コマンドを出力し、ステップＳＴ！＋７の処理に入る。

その結果、バッファメモリ２８がＣＰＵ３７によりアク
セス可能とさｎ％ｔたバッファメモリ２７はフィールド
メモリ１９と接続さｎ。

ディスク系制御回路１日の制御下に入る。したがって次
のステップ５Ｔ３８，３９の並列処理では。

ＣＰＵ３７ｉフイールドメモリ１９内の静止画像データ
の１／４ｔバツフアメモリ２７へ転送し、同時に並行し
てＣＰＵ３７ｉバツフアメモリ２８内に先に書込まれた
静止画像データをディスク４へＤＭＡ転送する。

次にステップ５Ｔ５０ではステップ５Ｔ３２と同じコマ
ンドｋｃＰＵ１７は出力し１次にステップ５Ｔ５１では
ステップ５Ｔ３３の処理を行い、次にステップ５Ｔ５２
，５３でにステップ５Ｔ３４３５の並列処理を行い、次
にステップ５Ｔ５４でにステップ５Ｔ３２のコマンドｋ
ｃＰＵ３＃！発生し、ま几ステップ５Ｔ５５ではステッ
プ５Ｔ３７の処理全行い、次にステップ５Ｔ５６ではス
テップ５Ｔ３９のＤＭＡ転送を行う。

このようにして、前記ステップ５Ｔ２４〜２７゜３２〜
３９．５０〜５６の各処理では、カラーカメラ１からの
静止画像をディスク４に入力する場合には一対のフィー
トメそり１９，２０．バッファメモリ２７．２８に対す
る静止画像データの書込み、読出しが並行して交互に行
わｆ’Ｌ％ディスク４への静止画像の入力のスピードア
ップかはかｎている。

即ち、フィールドメモリ１９に書込まｎ　７’ｃ　％％
止両画像データバッファメモリ２７へ転送さｎる間に、
並行してバッファメモリ２８内の静止画像データ全ディ
スク４へ転送して書込む一方、次回はフィールドメモリ
１９内の前記データをバッファメモリ２８に転送する間
に、並行してバッファメモリ２７内の前記データをディ
スク４へ転送して書込む。そして以下、この並列処理動
作’ｔ９互に繰返すものである。

他方、静止画出力の場合、ＣＰＵ３７Ｕステツプ５Ｔ２
８では、指定画面の静止画像データをディスク４より読
出してバッファメモリ２７へＤＭＡ転送させる。即ち、
ステップ５Ｔ２９でハ、ＣＰ　Ｕ　３７　ｔ！バッファ
メモリ２７をフィールドメモリ１９へ接続し、またバッ
ファメモリ２８’ｋＣＰＵ３７がアクセス可能とする。

次にステップ５Ｔ３０．３１の並列処理ではディスク系
制御回路１８が起動さｎバッファメモリ２７に前記ＤＭ
Ａ転送さｎ＊データがフィールドメモリ１９へ転送さｎ
。

またＣ　Ｐ　Ｕ　３７　Ｈバッファメモリ２８へディス
ク４からの静止画像データｌ１１−ＤＭＡ転送する。

次にステップ５Ｔ４０では、ＣＰＵ３７はバッファメモ
リ２８ｔ−フィールドメモリ１９へ接続しま友バッファ
メモリ２７ｔ−ＣＰＵ３７がアクセスできるようにする
。次にステップ５Ｔ４１．４２の並列処理でｕ、ＣＰＵ
３７ｉディスク系制御回路１８を起動してバッファメモ
リ２８内の前記データをフィールドメモリ１９へ転送し
、同時に並行してＣＰ　Ｕ　３７　Ｕバッファメモリ２
７ヘデイスク４からのデータｋＤＭＡ転送する。

次にステップＳＴ４３により前記ステップ５Ｔ２９の処
理を実行し、次にステップＳ　Ｔ　４４．４５の並列処
理でに前記ステップ５Ｔ３０．３１の並列処理を実行し
てバッファメモリ２７内のデータをフィールドメモリ１
９に転送し、同時にバッファメモリ２８にはディスク４
からのデータを書込む。そしてステップ５Ｔ４６では前
記ステップ５Ｔ４０の処理を行い１次にステップ５Ｔ４
７では前記ステップＳＴ４１の処理全行い、バッファメ
モリ２８内のデータをフィールドメモリ１９へ転送する
。そしてステップ５Ｔ４８．４９では％ＣＰ　Ｕ　３７
はビデオ系制御回路１７ｆ：起動し、ディスク４からの
データをモニタＣＲＴ２に表示し、フィールドメモリ１
９内のデータの確認を行う。

しかしてＮＯの場合にステップ５Ｔ２１に戻る一万、Ｙ
ＥＳの場合にステップ５Ｔ５７に進み、ＣＰＵ３７［デ
ータセレクタ１０を介しビデオパス１３へ前記データを
出力し、モニタＣＲＴ２上へ表示させる。この場合、ビ
デオコントロール１００の制御を受ける。

このようにして、前記ステップ５Ｔ２８〜３１゜４０〜
４９．５７の各処理ではディスク４からの静止画像ケモ
ニタＣＲＴ２上へ出力する場合には、一対のフィールド
メモリ１９，２０．バッファメモＩ７２７　、２８に対
する静止画像データの書込み、読出しが交互に並行して
行わｎ％モニタＣＲＴ２への静止画像の再生表示動作の
スピードアップが框からｎている。

次に、ワイプ制御回路２４の制御下のワイプ動作全簡単
に説明する。フィールドメモリ１９．２０内に予め異つ
ｆｃｍ止画像画像データ憶さｎている場合に、前記回路
２４が起動されると、ディジタルビデオバス１６上のド
ツトクロックＶＣＬＫに対応して信号ＷＩＰＥＳＪＧ　
が出力される。そのためセレクタ１０がフィールドメモ
リ１９．２０からのデータを同ＵＰＫ出力し、バス１３
に−そｎらｔ与えてモニタＣＲＴ２に送る。そこでモニ
タＣＲＴ２上では、前記異なった静止画像データが合成
さｎて表示さｎるものである。

次に逆さコピー制御回路２３による逆さコピー動作全簡
単に説明する。この場合、セレクタ２１゜５２が閉成さ
ｎ、バッファ２２が開成さｎる。そしてＣＰＵ３７が逆
さコピー制御回路２３に起動すると、ビデオ系制御回路
１７が動作し、フィールドメモリ１９のデータがフィー
ルドメモリ２０へ逆さコピーさｎ、それがモニタＣＲＴ
２上に表示さｎる。尚、この逆さコピーは、カラーテレ
ビジョンにおけるＮＴＳＣ万式およびＰＡＬ万式の何ｎ
の方式であっても本発明は適用可能である。

〔発明の効果〕

以上のように、この発明によｎば、静止画入出力システ
ムｔ、静止１ＩｉＩＩ像の入力手段、蓄積手段。

及び表示手段、ま文制御手段と一対の記憶手段を有する
処理手段とにより構成し、しかして前記静止画像人力手
段からの静止画像を前記静止画像蓄積手段に４Ｍ積する
際には前記群上画像入力手段からの静止画像を前記一対
の記憶手段のうちの一方の記憶手段Ｃ（書込み且つ他方
の記憶手段から先に曹込１ｎた静止画像データして読出
して前記静止画像蓄積手段へ書込む処理全前記制御手段
によりダイレクトメモリアクセス処理により実行すると
共に、前記静止画像蓄積手段内の静止画像上前記静止画
像表示手段に再生する際には前記静止画像蓄積手段から
の静止画像を前記一対の記憶手段のうちの一方の記憶手
段に曹込み且つ他方の記憶手段から先に瞥込まｎた静止
画像を並行して読出して静止画像表示手段に表示させる
処理を前記制御手段によりダイレクトメモリアクセス処
理により実行するように構成したので、一対の記憶手段
全もち、そｎｔ−ダイレクトメモリアクセス処理するこ
とによって静止画像のメモリスの書込み、読出◆ しの処理スピードが従来より大幅にアップする効果があ
る。

また静止画像のメモリの追加も容易であシ、且つそのス
ペースの増加も最小限におさえることができる効果もあ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による静止画入出力システ
ムの構成図、第２図、第３図は静止画高速入出力処理回
路１．２（３一方，３−２）の詳細回路図、第４図ない
し第６図は動作を説明するフローチャート、第７図は従
来の静止画入出力システムの構成図である。 に静止画高速入出力処理回路（処理手段）、４は静止画
像蓄積手段、１９．２０はフィールドメモリ、２７．２
８はバッツアメモリ、１９．２０゜２７．２８は一対の
記憶手段、３７はＣＰＵ（制御手段）、４５はＤＭＡＣ
（制御手段）。 なお、図中、同一符号は同一、ま７？、は相当部分を示
す。 特許出願人　　三菱電機株式会社 （外２名） 手続補正書（自発） 替５・°５ 昭和　　　　　月−日

Claims (1)

【特許請求の範囲】
1. 静止画像を撮像し入力する静止画像入力手段と、この静
   止画像入力手段により入力される静止画像を記憶し蓄積
   する静止画像蓄積手段と、この静止画像蓄積手段に蓄積
   された静止画像を再生し表示する静止画像表示手段と、
   制御手段及び一対の記憶手段を有し、前記静止画像入力
   手段からの静止画像を前記静止画像蓄積手段に蓄積する
   際には前記静止画像入力手段からの静止画像を前記一対
   の記憶手段のうちの一方の記憶手段に書込み且つ他方の
   記憶手段から先に書込まれた静止画像を並行して読出し
   て前記静止画像蓄積手段へ書込む処理を前記制御手段に
   よりダイレクトメモリアクセス処理により実行すると共
   に、前記静止画像蓄積手段内の静止画像を前記静止画像
   表示手段に再生する際には前記静止画像蓄積手段からの
   静止画像を前記一対の記憶手段のうちの一方の記憶手段
   に書込み且つ他方の記憶手段から先に書込まれた静止画
   像を並行して読出して前記静止画像表示手段に表示させ
   る処理を前記制御手段によりダイレクトメモリアクセス
   処理により実行する処理手段とを備えた静止画入出力シ
   ステム。