JPH0115218Y2 - - Google Patents

Info

Publication number
JPH0115218Y2
JPH0115218Y2 JP3118381U JP3118381U JPH0115218Y2 JP H0115218 Y2 JPH0115218 Y2 JP H0115218Y2 JP 3118381 U JP3118381 U JP 3118381U JP 3118381 U JP3118381 U JP 3118381U JP H0115218 Y2 JPH0115218 Y2 JP H0115218Y2
Authority
JP
Japan
Prior art keywords
signal
amplitude
amplifier
power supply
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3118381U
Other languages
Japanese (ja)
Other versions
JPS57143733U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3118381U priority Critical patent/JPH0115218Y2/ja
Publication of JPS57143733U publication Critical patent/JPS57143733U/ja
Application granted granted Critical
Publication of JPH0115218Y2 publication Critical patent/JPH0115218Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

本考案はアナログ信号を2進符号化したPCM
信号を入力信号として動作する増幅器において、
入力信号の振幅に応じて電源電圧を変化させるよ
うにした増幅器に関する。 従来より、入力信号の振幅をアナログ的に検出
し、この検出出力により電源電圧を変化させるよ
うにした増幅器が公知であるが、入力信号の振幅
の検出がアナログ的に行なわれるため、検出回
路、制御回路等の回路構成が複雑となり、また、
所定の制御が行なわれるための調整やその応答性
にも問題があつた。 本考案はこのような点に鑑みアナログ信号を2
進符号化したPCM信号を入力信号として動作す
る増幅器に注目して上記のような従来欠点を改良
したもので、以下図において説明する。 第1図において、増幅器1は記録媒体から取出
したPCM信号をD/A変換器2によつて元のオ
ーデイオ信号(アナログ信号)に変換した後、電
力増幅部3によつて電力増幅して負荷(スピーカ
ー)4を駆動するようにした構成です。 なお、PCM信号は、オーデイオ信号を一定時
間毎にサンプリングして、各サンプリング点にお
ける振幅をパルス符号変調したものであつて、
〔QoQo-1……Q2Q1〕で与えられる。たとえば、オ
ーデイオ信号の振幅を16段階にサンプリングし
た、4ビツトで表わされるPCM信号とオーデイ
オ信号の振幅の関係は第2図に示すようになる。
すなわち、オーデイオ信号の振幅
This invention is a PCM that encodes analog signals in binary.
In an amplifier that operates using a signal as an input signal,
The present invention relates to an amplifier that changes power supply voltage according to the amplitude of an input signal. Conventionally, amplifiers have been known that detect the amplitude of an input signal in an analog manner and change the power supply voltage based on the detection output. The circuit configuration of control circuits etc. becomes complicated, and
There were also problems with the adjustment required to carry out the prescribed control and its responsiveness. In view of these points, the present invention converts analog signals into two
This system focuses on an amplifier that operates using a base-encoded PCM signal as an input signal, and has improved the conventional drawbacks as described above, and will be explained in the following figure. In FIG. 1, an amplifier 1 converts a PCM signal extracted from a recording medium into an original audio signal (analog signal) using a D/A converter 2, and then amplifies the power using a power amplifier 3 to load the This is a configuration that drives (speaker) 4. Note that the PCM signal is obtained by sampling an audio signal at regular intervals and pulse code modulating the amplitude at each sampling point.
It is given by [Q o Q o-1 ……Q 2 Q 1 ]. For example, the relationship between the amplitude of the PCM signal represented by 4 bits, which is obtained by sampling the amplitude of the audio signal in 16 steps, and the amplitude of the audio signal is shown in FIG.
i.e. the amplitude of the audio signal

〔0〕をPCM
信号〔0000〕、振幅〔1〕をPCM信号〔0001〕…
…振幅〔15〕をPCM信号〔1111〕にそれぞれ対
応させる。 5は各々異なる電源電圧Vn,Vn-1……V2,V1
(Vn>……>V2>V1)を出力する電源回路で、
各電源電圧はスイツチング回路Sn,Sn-1……S2,
S1をそれぞれ介して電力増幅部3に供給されてい
る。 6はPCM信号に対応するアナログ信号の振幅
を多段階的に検出するロジツク回路で、各検出出
力Cn,Cn-1……C2,C1を上記スイツチング回路
Sn,Sn-1……S2,S1にそれぞれ入力して、各ス
イツチング回路を上記PCM信号に応じて、すな
わちアナログ信号の振幅に応じて導通、遮断する
ことにより、上記電源回路5の各々異なる電源電
圧を上記ロジツク回路6の検出出力により切り換
えて、アナログ信号の振幅の増大または減少に対
応して電力増幅部3に供給される電源電圧を増大
または減少させるようにした構成である。 以下、PCM信号が4ビツトの信号で表わされ
る場合において、電源電圧を3段階に切換えて変
化させるようにした具体例について説明する。 第3図は本実施例に使用される電源回路で、電
源トランス7の2次側に各々異なる交流電圧を出
力するタツプT3,T2,T1を正側、負側とも設
け、各タツプT3−T3,T2−T2,T1−T1間の交
流電圧を各々公知の整流回路8,9,10によつ
てそれぞれ整流、平滑して、各出力端子に正、負
の直流電圧V3,V2,V1,−V1,−V2,−V3を得
る。ここに、各直流電圧はV3>V2>V1の関係に
ある。 第4図は同、ロジツク回路6、スイツチング回
路S3,S2および増幅器1の具体例を示す図であ
る。 スイツチング回路S3,S2は、簡単なために正側
についてのみ説明すれば、各々同一構成であつ
て、ロジツク回路6の検出出力が入力される駆動
用トランジスタQ2、この駆動用トランジスタQ2
のコレクタ出力によつて導通、遮断するスイツチ
ングトランジスタQ1からなる。そして、上記直
流電圧V3,V2は各スイツチング回路S3,S2のス
イツチングトランジスタQ1,Q1、このスイツチ
ングトランジスタQ1,Q1に順方向に接続された
ダイオードD3,D2をそれぞれ介して増幅器1の
正側の電源供給端子に入力される。また、最も低
電圧である直流電圧V1は、増幅器1に常に一定
の直流電圧を供給して動作状態に保持する目的か
ら、順方向に接続されたダイオートD1を介して
増幅器1の電源供給端子に直接供給される。負側
のスイツチング回路についても図示のように同様
に構成される。 ロジツク回路6はPCM信号〔Q4Q3Q2Q1〕の第
4桁〔Q4〕、第3桁〔Q3〕の論理和出力を得る
OR回路11、論理積出力を得るAND回路12か
ら構成され、上記〔Q4〕,〔Q3〕のOR出力はスイ
ツチング回路S2の駆動トランジスタQ2へ、AND
出力はスイツチング回路S3の駆動用トランジスタ
Q2へそれぞれ入力される。 なお、PCM信号〔Q4Q3Q2Q1〕は第1表に示さ
れるので、〔Q4〕,〔Q3〕の論理和、論理積は同表
に示すようになり、論理和は振幅〔4〕以上でハ
イレベル〔1〕となり、論理積は振幅〔12〕以上
でハイレベル〔1〕となる。すなわち、振幅が
[0] as PCM
Signal [0000], amplitude [1] as PCM signal [0001]...
...Make each amplitude [15] correspond to the PCM signal [1111]. 5 are different power supply voltages V n , V n-1 ...V 2 , V 1
A power supply circuit that outputs (V n >...>V 2 > V 1 ),
Each power supply voltage is determined by the switching circuit S n , S n-1 ...S 2 ,
The signals are supplied to the power amplifying section 3 via S1 , respectively. 6 is a logic circuit that detects the amplitude of the analog signal corresponding to the PCM signal in multiple stages, and each detection output C n , C n-1 ... C 2 , C 1 is connected to the above switching circuit.
By inputting S n , S n - 1 . The different power supply voltages are switched by the detection output of the logic circuit 6, and the power supply voltage supplied to the power amplification section 3 is increased or decreased in response to an increase or decrease in the amplitude of the analog signal. . Hereinafter, a specific example will be described in which the power supply voltage is changed in three stages when the PCM signal is represented by a 4-bit signal. FIG. 3 shows the power supply circuit used in this embodiment, in which taps T 3 , T 2 , and T 1 for outputting different AC voltages are provided on the secondary side of the power transformer 7 on both the positive and negative sides. The AC voltages between T 3 -T 3 , T 2 -T 2 and T 1 -T 1 are rectified and smoothed by known rectifier circuits 8, 9 and 10, respectively, and positive and negative voltages are applied to each output terminal. Obtain DC voltages V 3 , V 2 , V 1 , −V 1 , −V 2 , −V 3 . Here, each DC voltage has a relationship of V 3 > V 2 > V 1 . FIG. 4 is a diagram showing a specific example of the logic circuit 6, switching circuits S 3 and S 2 and the amplifier 1. For simplicity, the switching circuits S 3 and S 2 will only be described on the positive side. They each have the same configuration, and include a driving transistor Q 2 to which the detection output of the logic circuit 6 is input, and a driving transistor Q 2 .
It consists of a switching transistor Q1 that is turned on and off by the collector output of the transistor Q1. The DC voltages V 3 , V 2 are applied to the switching transistors Q 1 , Q 1 of each switching circuit S 3 , S 2 , and the diodes D 3 , D connected in the forward direction to the switching transistors Q 1 , Q 1 . 2 to the positive power supply terminal of the amplifier 1, respectively. In addition, the lowest voltage, DC voltage V 1 , is used to supply power to amplifier 1 via diode D 1 connected in the forward direction, in order to always supply a constant DC voltage to amplifier 1 and maintain it in an operating state. Supplied directly to the terminal. The negative side switching circuit is also constructed in the same manner as shown. The logic circuit 6 obtains the OR output of the fourth digit [Q 4 ] and third digit [Q 3 ] of the PCM signal [Q 4 Q 3 Q 2 Q 1 ].
It is composed of an OR circuit 11 and an AND circuit 12 that obtains an AND output, and the OR output of [Q 4 ] and [Q 3 ] is sent to the drive transistor Q 2 of the switching circuit S 2 , and
The output is the driving transistor of switching circuit S3
Each is input to Q 2 . Furthermore, since the PCM signal [Q 4 Q 3 Q 2 Q 1 ] is shown in Table 1, the logical sum and logical product of [Q 4 ] and [Q 3 ] are as shown in the same table, and the logical sum is When the amplitude is [4] or more, it becomes a high level [1], and when the AND amplitude is [12] or more, it becomes a high level [1]. That is, the amplitude is

〔0〕〜〔3〕,〔4〕〜〔11〕,〔12〕〜〔15〕の
3段階に検出される。 次に、以上の構成の具体例についてその動作を
説明する。 振幅が
It is detected in three stages: [0] to [3], [4] to [11], and [12] to [15]. Next, the operation of a specific example of the above configuration will be explained. The amplitude is

〔0〕〜〔3〕すなわちPCM信号が
〔0000〕〜〔0011〕の間はOR回路11の論理和
出力、AND回路12の論理積出力とも
When the PCM signal is between [0] and [3], that is, between [0000] and [0011], the OR circuit 11's logical sum output and the AND circuit 12's logical product output are both output.

〔0〕で
あるので、スイツチング回路S3,S2はともに遮断
状態にあり、したがつて、最も低電圧である直流
電圧V1がダイオードD1を介して増幅器1に供給
される。 次に、振幅が〔4〕〜〔11〕(PCM信号
〔0100〕〜〔1011〕)の間はOR回路11の論理和
出力が〔1〕であるので、スイツチング回路S2が
導通状態となり、直流電圧V2がダイオードD2を
介して増幅器1に供給される。このとき、直流電
圧V1,V2はV2>V1の関係にあるので、ダイオー
ドD1は逆方向にバイアスされている。 振幅が〔12〕〜〔15〕(PCM信号〔1100〕〜
〔1111〕)の間はOR回路11の論理和出力、AND
回路12の論理積出力とも〔1〕となり、両スイ
ツチング回路S3,S2はともに導通状態となるが、
直流電圧V3,V2,V1がV3>V2>V1の関係にあ
るので、ダイオードD2,D1はともに逆方向にバ
イアスされ、直流電圧V3のみがダイオードD3を
介して増幅器1に供給される。 以上の説明で明らかなように、本考案はアナロ
グ信号を一定時間毎にサンプリングして各サンプ
リング点における振幅を2進符号化したPCM信
号[QoQo-1……Q2Q1]を入力信号として動作す
る増幅器において、上記PCM信号から当該PCM
信号に対応するアナログ信号の振幅を検出するロ
ジツク回路6と、各々異なる電源電圧を出力する
電源回路5を具備し、当該電源回路5の電源電圧
を上記ロジツク回路6の検出出力により切り換え
て、上記アナログ信号の振幅の増大または減少に
対応して上記電源電圧を増大または減少させるよ
うにしたので、すなわち、アナログ信号の振幅を
PCM信号を利用してデジタル的に検出するよう
にしたので、検出精度も上がり、かつその動作も
確実になり応答性が著しく向上する等の優れた実
用利点を有する。
[0], both switching circuits S 3 and S 2 are in a cutoff state, and therefore, the lowest voltage, DC voltage V 1 , is supplied to amplifier 1 via diode D 1 . Next, when the amplitude is from [4] to [11] (PCM signal [0100] to [1011]), the logical sum output of the OR circuit 11 is [1], so the switching circuit S2 becomes conductive. A direct voltage V 2 is supplied to the amplifier 1 via a diode D 2 . At this time, since the DC voltages V 1 and V 2 have a relationship of V 2 >V 1 , the diode D 1 is biased in the opposite direction. The amplitude is [12] ~ [15] (PCM signal [1100] ~
[1111]) is the logical sum output of OR circuit 11, AND
The AND output of the circuit 12 becomes [1], and both switching circuits S 3 and S 2 become conductive.
Since the DC voltages V 3 , V 2 , and V 1 have a relationship of V 3 > V 2 > V 1 , the diodes D 2 and D 1 are both biased in the opposite direction, and only the DC voltage V 3 is passed through the diode D 3 . The signal is then supplied to the amplifier 1. As is clear from the above explanation, the present invention samples an analog signal at regular intervals and generates a PCM signal [Q o Q o-1 ...Q 2 Q 1 ] in which the amplitude at each sampling point is binary encoded. In an amplifier that operates as an input signal, the PCM signal is
It is equipped with a logic circuit 6 that detects the amplitude of an analog signal corresponding to the signal, and a power supply circuit 5 that outputs different power supply voltages.The power supply voltage of the power supply circuit 5 is switched by the detection output of the logic circuit 6, and the The power supply voltage is increased or decreased in response to an increase or decrease in the amplitude of the analog signal.
Since the detection is performed digitally using PCM signals, the detection accuracy is increased, the operation is reliable, and the response is significantly improved, which has excellent practical advantages.

【表】【table】 【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の増幅器の構成を示す図、第2
図はオーデイオ信号の振幅とPCM信号の関係を
示す図、第3図及び第4図は本考案の増幅器の一
実施例を示す図である。 5は電源回路、6はロジツク回路である。
Figure 1 is a diagram showing the configuration of the amplifier of the present invention, Figure 2 is a diagram showing the configuration of the amplifier of the present invention.
This figure shows the relationship between the amplitude of an audio signal and a PCM signal, and FIGS. 3 and 4 are diagrams showing an embodiment of the amplifier of the present invention. 5 is a power supply circuit, and 6 is a logic circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] アナログ信号を一定時間毎にサンプリングして
各サンプリング点における振幅を2進符号化した
PCM信号[QoQo-1……Q2Q1]を入力信号として
動作する増幅器であつて、上記PCM信号をD/
A変換器2によつて元のアナログ信号に変換し、
当該アナログ信号を電力増幅部3によつて増幅す
る増幅器において、上記PCM信号から当該PCM
信号に対応するアナログ信号の振幅を検出するロ
ジツク回路6と、各々異なる電源電圧を出力する
電源回路5とを具備し、当該電源回路5から出力
される各々異なる電源電圧を上記ロジツク回路6
の検出出力により切り換えて、上記アナログ信号
の振幅の増大または減少に対応して上記電力増幅
部3に供給される電源電圧を増大または減少させ
るようにしたことを特徴とする増幅器。
The analog signal was sampled at regular intervals and the amplitude at each sampling point was binary encoded.
An amplifier that operates with a PCM signal [Q o Q o-1 ...Q 2 Q 1 ] as an input signal, and converts the PCM signal to a D/
Convert to the original analog signal by A converter 2,
In the amplifier that amplifies the analog signal by the power amplification section 3, the PCM signal is extracted from the PCM signal.
The logic circuit 6 includes a logic circuit 6 that detects the amplitude of an analog signal corresponding to a signal, and a power supply circuit 5 that outputs different power supply voltages.
An amplifier characterized in that the power supply voltage supplied to the power amplifying section 3 is increased or decreased in response to an increase or decrease in the amplitude of the analog signal by switching based on the detection output of the analog signal.
JP3118381U 1981-03-05 1981-03-05 Expired JPH0115218Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3118381U JPH0115218Y2 (en) 1981-03-05 1981-03-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3118381U JPH0115218Y2 (en) 1981-03-05 1981-03-05

Publications (2)

Publication Number Publication Date
JPS57143733U JPS57143733U (en) 1982-09-09
JPH0115218Y2 true JPH0115218Y2 (en) 1989-05-08

Family

ID=29828638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3118381U Expired JPH0115218Y2 (en) 1981-03-05 1981-03-05

Country Status (1)

Country Link
JP (1) JPH0115218Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0124765B1 (en) * 1983-05-10 1987-09-02 BBC Brown Boveri AG Digital power switching amplifier
JPH0535627Y2 (en) * 1987-07-30 1993-09-09

Also Published As

Publication number Publication date
JPS57143733U (en) 1982-09-09

Similar Documents

Publication Publication Date Title
JPS5981113U (en) Output power control circuit
US4121205A (en) Digital to analog converter with power amplification
JPS58116343U (en) AD converter
JPH0526811Y2 (en)
JPS647336Y2 (en)
JPH0537255Y2 (en)
JPS61234106A (en) Power amplifier
JP2839558B2 (en) PWM drive circuit
JPS61181223A (en) Digital-analog converting circuit
JPS62129817U (en)
JPS6111799Y2 (en)
JPS6142115U (en) power amplifier
JPS6447118U (en)
JPH0749871Y2 (en) Bipolar unipolar converter
JPS6258982U (en)
JPS62133415U (en)
JPS63173409A (en) Linear power amplifier
JPS6430460U (en)
JPH0832368A (en) Power amplifier circuit
JPS61199918U (en)
JPS61171309U (en)
JPH01160709U (en)
JPS6147516U (en) variable gain differential amplifier
JPS63183710U (en)
CS212074B1 (en) Connection of the d.c. transformer of both polarity with galvanic separated outlet circuit