JPH01154659A - 複線ケーブル通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信回線のデータ転送方式に関し、特に、複数
の通信回線を有する複線ケーブル通信方式に関する。

〔従来の技術〕

従来の通信回線は、１通信路を単線でしか接続できなか
った。

〔発明が解決しようとする問題点〕

上述した従来の通信回線では、直列にしかデータ伝送で
きなかった為、高速通信を行なおうとしても、１通信回
線の転送能力に依存し、更に高速化することができなか
った。

〔問題点を解決するための手段〕

本発明による複線ケーブル通信方式は、複数の通信回線
と、連続する複数ビットの情報を前記通信回線毎処分配
する手段と、前記複数の通信回線に分配した情報を１回
の回線スキャンで並列に送信する手段と、１回の回線ス
キャンの間に前記複数の通信回線毎に単一情報ビットを
受信する手段と、前記複数の通信回線毎に受信した単一
情報ビットを収集する手段とを有している。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第２図を参照すると１本発明の一実施例は２通信制御装
置１と端末装置２の間を回線終端装置４゜５とディジタ
ル交換機３を介し、複線の通信ケーブル６で接続してい
る。

第１図を参照すると２通信制御装置１は、プロセッサ１
０と、メモリ１１と、データ読出しレジスタ２１と、デ
ータ書込みレジスタ２２と、コマンドレジスタ２３と、
報告レジスタ２４と、メモリ転送制御回路２５と、状態
制御回路２６と９回線スキャン回路２７と、クロック発
生回路２８と。

受信シフトレジスタ２９と、送信シフトレジスタ３０と
から構成され、受信シフトレジスタ２９と。

送信シフトレジスタ３０は回線終端装置４に通信回線３
１から３８でつながれている。

通信制御装置１から端末装置２へのデータ送信において
、プロセッサ１０はメモリ１１に格納したデータの送信
指示をコマンドレジスタ２３を介して状態制御回路２６
へ与える。状態制御回路２６はメモリ転送制御回路２５
にコマンドレジスタ２３から取込んだメモリアドレスを
与え、メモリ転送制御回路２５によシフモリ１１内のデ
ータを１バイトずつデータ読出しレジスタ２１へ書込む
。データ読出しレジスタ２１に保持されたデータはすぐ
に送信シフトレジスタ３０に移される。

回線スキャン回路２７はクロック発生回路２８のクロッ
ク間隔で通信回線３１から３８を順に切替える。クロッ
ク発生回路２８は回線スキャン回路２７に与えた同じク
ロ・ツクを送信シフトレジスタ３０に供給し、送信シフ
トレジスタ３０の格納データを前記クロック毎に１ビツ
トずつシフトする。

シフトアウトした１ビツトデータは回線スキャン回路２
７で切替えた通信回線上に送出する。１ピツトシフトす
る都度通信回線３１から３８を切替えることにより９通
信回線３１から３８へはデータを並列に送信する。通信
回線３１から３８まで１回の回線スキャンを終了すると
１回線スキャン回路２７はスキャン完了をメモリ転送制
御回路２５に通知し２次のデータを再びメモリ１１から
取込む。コマンドレジスタ２３で指示されたデータ転送
長分の゛送信動作が終わると状態制御回路２６はプロセ
ッサ１０へ送信完了を伝えるため報告レジスタ２４に送
信完了の報告情報を書込む。　−・次に端末装置２から
のデータ受信において、プロセッサ１０はメモリ格納ア
ドレスとデータ受信指示をコマンドレジスタ２３を介し
て状態制御回路２６へ与える。回線スキャン回路２７は
通信回線３１から３８をクロック発生回路２８のクロッ
ク間隔でスキャンし、クロック発生回路２８Ｉ／ｉ回線
スキャン回路２７に与えた同じクロックを受信シフトレ
ジスタ２９に供給する。受信シフトレジスタ２９は前記
クロック毎に１ビツトずつシフトして１通信回線３１か
ら３８までの１回のスキャン毎に１バイトのデータを形
成する。通信回線３１から３８まで１回の回線スキャン
を終了すると回線スキャン回路２７はスキャン完了をメ
モリ転送制御回路２５に通知する。メモリ転送制御回路
２５は受信シフトレジスタ２９の受信データをデータ書
込みレジスタ２２に移し、データ書込みレジスタ２２か
らメモリ１１へデータを転送すると共にメモリ格納アド
レスを更新する。受信の終了は状態制御回路２６から報
告レジスタ２４へ受信終了情報を書込み、プロセッサ１
０へ通知することによって行なう。

〔発明の効果〕

以上説明したように本発明は、複数の通信回線を１通信
路として扱かうことにより１通信を高速化できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による複数ケーブル通信方式
を実現する第２図の通信制御装置の構成を示すブロック
図、第２図は本発明の一実施例による複数ケーブル通信
方式が適用される通信システムの全体構成を示すブロッ
ク図である。 ｌ・・・通信制御装置、２・・・端末装置、３・・・デ
ィジタル交換機、４，５・・・回線終端装置、６・・・
複数通信ケーブル、１０・・・プロセッサ、１１・・・
メモリ。 ２１・・・データ読出しレジスタ、２２・・・データ書
込みレジスタ、２３・・・コマンドレジスタ、２４・・
・報告レジスタ、２５・・・メモリ転送制御回路、２６
・・・状態制御回路、２７・・・回線スキャン回路、２
８・・・クロック発生回路、２９・・・受信シフトレジ
スタ。 ３０・・・送信シフトレジスタ。

Claims (1)

【特許請求の範囲】
1. １、複数の通信回線と、連続する複数ビットの情報を前
   記通信回線毎に分配する手段と、前記複数の通信回線に
   分配した情報を１回の回線スキャンで並列に送信する手
   段と、１回の回線スキャンの間に前記複数の通信回線毎
   に単一情報ビットを受信する手段と、前記複数の通信回
   線毎に受信した単一情報ビットを収集する手段とを有す
   ることを特徴とする複線ケーブル通信方式。