JPH01154678A

JPH01154678A - 固体撮像装置

Info

Publication number: JPH01154678A
Application number: JP62311910A
Authority: JP
Inventors: Hajime Akimoto; 肇秋元; Shinya Oba; 大場　信弥
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-11
Filing date: 1987-12-11
Publication date: 1989-06-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、各画素の構造の簡略化及び低雑音化により、
特に開口率の大きな高感度固体撮像装置に関する。

〔従来の技術〕

固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管なみの解像力を備えていることが必要で
ある。このため、半導体基板上には垂直（列）方向に５
００個、水平（行）方向に８００〜１０００個を配列し
た絵素（光電変換素子）マトリックスとそれに相当する
走査素子が必要となる。したがって、上記固体撮像素子
は高集積化が可能なＭＯ８大規模回路技術を用いて作ら
れ、その構成素子としては一般にＣｈａｒｇｅ　Ｃｏｕ
ｐｌｅｄＤｅｖｉｃｅ　（以下ＣＣＤとする）あるいは
ＭＯＳトランジスタ等が使用されている。

以下、図面を用いて、これらの従来技術について説明す
る。

第６図は従来のＣＣＤ型固体撮像装置の回路図を示す図
である。この図では、簡単のために画素数を２×２に仮
定した場合について示しである。

本図面、′、こおいて、６１１，６２１，６３１，６４
１は入射光を電荷に変換するための光電変換素子（ホト
ダイオード）　、６６．６７．６８は信号電荷転送用の
ＣＯＤ、９０１，９０２はソースフォロア用のドライバ
トランジスタ、９０３，９０４はソースフォロア用の負
荷トランジスタである。

また、５０１，５０２，５０３は電流バッファ回路、５
０４，５０５，５０６は抵抗、５０７゜５０８は容量、
５０９，５１０はスイッチ、５１１は電源である。５０
１〜５１１は相関二重サンプリング回路５００を構成し
ている。光がホトダイオード６１１〜６４１に入射する
と、各ホトダイオードには入射光量に対応した信号電荷
が蓄積し。

これら信号電荷は順次Ｃ０Ｄ６６．６７．６８によって
ソースフォロアドライバトランジスタ９０１のゲートへ
転送され、ソースフォロアの出力は相関二重サンプリン
グ回路５００へ入力される。さらに、相関二重サンプリ
ング回路５００は、ソースフォロアの出力について、信
号電荷が寄与する前と後との出力の差分を相関二重サン
プリング回路の出力とする。すなわち、初めはスイッチ
５０９がオン、５１０がオフで、信号電荷が寄与する前
のソースフォロア出力を容量５０７に入力しておく。次
にスイッチ５０９がオフ、５１０がオンで、信号電荷が
寄与した後のソースフォロア出力との差分を寄量５０８
にとり出す。この種の装置については、テレビジョン学
会全国大会予講集、　１９８４年、第５９頁から第６０
頁に論じられている。

次に、ＭＯＳ型の固体撮像素子について、第７図を用い
て説明する０本図は、簡単のために画素数を１つに仮定
した場合を示している。６１１は第６図と同様の働きを
するホトダイオード、６゜ｌは信号増幅用のトランジス
タ、６０４はスイッチ、６０５は負荷抵抗、６０６は電
源であり、スイッチ６０２と電源６０３の２つはリセッ
ト回路を構成している。また、６４は信号線である。光
がホトダイオードに入射すると、ホトダイオードには入
射光量に対応した信号電荷が生じ、この信号電荷はトラ
ンジスタ６０１によって電流に増幅され、この電流は信
号線４を経て出方端に出方される。この種の装置につい
ては、電子通信学会全国大子請集、１９８１年、第５−
１３６頁に論じられている。

〔発明が解決しようとする問題点〕

第６図の従来例では、信号電荷をＣＯＤを用いて電荷の
まま出力アンプに運んでいた。そのため。

Ｃ０Ｄ６６．６７．６８による電荷転送中に雑音が混入
し、この雑音電荷によってＳ／Ｎが劣化し易いという問
題点があった。

特に、入射光の一部が遮光膜のすきまから漏れ込むこと
によって生じた雑音電荷が、ＣＣＤ６６゜６７．６８中
に漏れ込むことによって発生するスメア現象が大きな問
題であった。

また、第７図の上記従来例では、複数ある電荷増幅用ト
ランジスタ６０１のゲート下の不純物濃度や界面準位の
ばらつきに起因するオフセットと呼ばれる出力信号レベ
ルのばらつきが、そのまま出力されてしまう、そのため
、この利得のばらつきがまるで信号のように観測されて
しまい、固定パターン雑音とよばれる雑音を発生させる
という問題点があった。

そこで１本発明者等は特願昭（ｉｔ　−２４５２４９号
にて、スメア現象を抑圧し、かつ雑音の小さい固体撮像
装置を提供している。

この固体撮像装置の一例について、第５図を用いて説明
する。第５図は本発明者等が先に提案した固体撮像装置
の一例を示す回路図である。光電変換素子（ホトダイオ
ード）１は、入射光に応じた電荷を蓄積するものであり
、２次元状に配置さている。ホトダイオード１は、垂直
ゲート線５に制御される垂直ゲートスイッチ２と、水平
ゲート線５１に制御される水平ゲートスイッチ４３とを
介して画素アンプ４のゲート及びリセットスイッチ３に
接続している。画素アンプ４のドレインはドレイン線４
４に、ソースは水平信号線４５．読み出しゲートスイッ
チ４７．垂直信号線４８．負荷トランジスタ４９へと接
続されており、これらは全体でソースフォロア回路を構
成している。水平走査回路（水平レジスタ）２２及び垂
直走査回路（垂直レジスタ）２１によって選択された１
個の画素についてその動作を述べる。始めにリセットス
イッチ３によってリセットが行われた後、画素アンプ４
がソースフォロア回路として動作して出力５０にリセッ
ト時の出力信号を出力し、続いてホトダイオード１に蓄
えられていた信号電荷が垂直ゲートスイッチ２．水平ゲ
ートスイッチ４３を介して画素アンプ４に入力し、出力
５０には信号電荷に対応する出力信号が出力される。こ
れで。

１個の画素の読み出しが完了する。このような装置から
は、１個の画素アンプ４について、リセット時と信号電
荷入力時の両者の場合の出力が時間的に連続して得られ
るため、さらにこれら面出力の差分をとることにより、
複数の画素アンプ４の入力オフセットばらつきに起因す
る雑音、及び画素アンプ４の１／ｆ雑音を容易に抑圧す
ることができる。

しかしながら、第５図のものは基本的には各画素に４個
のトランジスタを配置するため、ホトダイオードの面積
が制限されてしまい、感度の向上が防げられるという問
題を有している。

本発明の目的は、ホトダイオードの面積をより大きくす
ることのでき、より一層感度の向上を図ることの可能な
固体撮像装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、２次元状に配置された各ホトダイオードと
、各ホトダイオードに隣接して、該ホトダイオードに蓄
積された信号電荷を増幅する手段と、該増幅手段の入力
をリセットする手段を有する固体撮像装置において、該
増幅手段の入力がリセットされた場合と、該増幅手段に
該ホトダイオードに蓄積された信号電荷が入力した場合
の、両者の該増幅手段の出力を蓄積する手段を複数有し
。

さらにこれらの蓄積手段の出力を順次走査する手段を有
することにより、達成される。

〔作用〕

上記のＷ積手段には、これらの出力を順次走査する手段
が付加されており、最終的な装置の出力は、この出力を
順次走査する手段によって行われる。即ち各画素の出力
は、複数の画素毎に同時刻に一括して、各画素に対応す
る蓄積手段へと転送することができる。従って各画素を
順次走査するためのゲートスイッチを各画素に設ける必
要はなくなり、そのゲートスイッチに相当する部分だけ
ホトダイオードの面積を大きくすることが可能である。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図は本発明の一実施例の回路図であり。

２次元状に配置されたホトダイオード１は、垂直ゲート
線５に制御される垂直ゲートスイッチ２を介して１画素
アンプ４のゲート及びリセット線６によって制御される
リセットスイッチ３に接続している。画素アンプ４はＭ
ＯＳトランジスタであり、そのドレインはドレイン、ａ
７に、ソースは垂直信号線８を介して負荷トランジスタ
１５のドレインに接続され、全体はソースフォロア回路
を構成している。なお、負荷トランジスタ１５のソース
は負荷ソース線１９に、ゲートは負荷ゲート線１８に接
続されている。上記ソースフォロア回路には、ゲート線
１６．１７により各々制御されるゲートスイッチ９，１
０を介して、蓄積容量１１゜１２がそれぞれ設けてあり
、これら蓄積容量１１゜１２はさらに、水平ゲートスイ
ッチ１３．１４を介して水平信号線２０に接続されてい
る。なお各走査線は、垂直走査回路（垂直レジスタ）２
１及び水平走査回路（水平レジスタ）２２によって走査
される。

入射光によって生じ、各ホトダイオード１に蓄積された
信号電荷の出力は１次の手順で行われる。

装置の出力の水平帰線期間の始めに、次に読み出すべき
水平方向−例のホトダイオード１が選択されると、その
−列に対応したリセットＲ１Ａ６がオン。

オフし、リセットスイッチ３によるリセットを行った後
、次いでドレイン線７がオンすると、この−列の各画素
アンプ４はソースフォロアのドライバトランジスタとし
て動作する。このときの各ソースフォロアの出力は、信
号電荷のない場合のアンプ出力であり、ゲート線１６が
オン、オフすることによってこの出力電圧はゲートスイ
ッチ９を介して蓄積容量１１へと記憶される０次いでこ
の水平方向−列に対応した垂直ゲート線５がオン。

オフし、信号電荷が各画素アンプ４のゲー１−に加わる
と、各ソースフォロアの出力は、信号電荷の量に対応し
た値をとる。ここでゲート線１７をオン、オフすること
によってこの出力電圧はゲートスイッチ１０を介して蓄
積容量１２へと記憶される。水平帰線期間内の動作は以
上であり、水平走査出力期間内には、水平レジスタ２２
が各画素に対応する水平ゲートスイッチ１３．１４を順
次開閉走査することにより、蓄積容量１１．１２に蓄え
られていたソースフォロア出力電荷は水平信号線２０よ
り順次出力される。蓄積容量１１．１２に蓄えられてい
た出力電荷は、１個の画素アンプ４についての、リセッ
ト時と信号電荷入力時の両者の場合の出力を時間的に連
続して得たものであり、さらにこれら両出力の差分をと
ることにより。

複数のソースフォロアの入力オフセットばらつきに起因
する雑音、及びソースフォロアの１　／　ｆ　雑音を容
易に抑圧することができる。ただしここで、蓄積容量１
１．１２は、ある程度以上の大きさを持つことが好まし
い。これは、容量をスイッチングした場合、スイッチン
グトランジスタの熱雑音に伴うｋＴＣ雑音、ＩｋｒＣが
発生することによる。

その大きさは、Ｉｈｒｃ＝、／””：吉７７万丁と表わすことができ、ｋはボルツマン定数、１゛は温度
、Ｃは容量、ｆｃはスイッチング周波数。

ｆａは帯域幅である。ホトダイオード１がゲートスイッ
チ２による読み出し時にも完全に空乏化されていない場
合、ホトダイオード１の容量、ＣＰＤについてもこのｋ
ＴＣ雑音が発生するが、蓄積容量１１．１２の大きさを
このＣｐｏと同じにした場合、蓄積容量１１．１２から
各々発生するｋＴＣ雑音の大きさは、ホトダイオード１
から発生するｋＴｃ雑音の大きさと殆んど等しくなる。

−・方、蓄積容量１１．１２の大きさを、このＣｐｏの
１００倍とした場合、ｋＴＣ雑音は１０倍に増えるが蓄
積される電荷量は１００倍に増えるため、Ｓ／Ｎから見
たｋＴＣ雑音は、ＣｐｏによるｋＴＣ雑音の１／１０に
小さくなる。結局、蓄積容量１１゜１２の大きさは、ソ
ースフォロアの駆動能力を超えない限り大きくする方が
望ましい、また、ホトダイオード１がゲートスイッチ２
による読み出し時にほぼ完全に空乏化されるように設計
を行えば、ＣｐｏによるｋＴＣ雑音の発生は抑圧できる
。

以下、本発明の他の実施例を第２図により説明する。第
２図は、ゲートスイッチ２４〜２７．Ｍ積容量２８〜３
１．水平ゲートスイッチ３２〜３５を各々４つづつ設け
たこと、画素アンプＭＯＳトランジスタ２３のウェルが
ソースに接続されていることを除けば第１図と同一であ
る０本実施例によれば、水平方向二列のホトダイオード
を同時に走査する二行同時読み出しが可能であること、
また画素アンプ２３のウェルとソースが同電位なので、
各画素アンプ２３のウェルのばらつきがバックバイアス
効果によるゲインのばらつきとして雑音を生じないこと
の２点の効果がある。前者については、水平帰線期間内
に、水平方向に二列分の画素アンプ２３の出力を各蓄積
容量２８〜３１に蓄え、水平走査期間内には水平信号線
４０゜４１より各々の出力を得れば良い、また後者につ
いては、特にＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ
５ｕｌａｔｏｒ）法等を用いて画素アンプ２３のウェル
を分離すると、面積の縮小が図れて好ましい。

以下、本発明の他の実施例を第３図により説明する。第
３図は垂直ゲートスイッチを持たない他は第１図と同一
である６本実施例の場合、信号電荷のある場合の画素ア
ンプ４出力を蓄積容量１１に蓄えた後に、リセットスイ
ッチ３によるリセットを行った後の画素アンプ４出力を
蓄積容量１２に蓄えることになる。この場合は上記リセ
ットによるリセットレベルの毎回のばらつきによるリセ
ット雑音が発生するが、画素部の構造はより簡単にする
ことができる。

以下、本発明の他の実施例を第４図により説明する。第
４図は画素アンプ４２がバイポーラトランジスタであり
、リセットスイッチがない他は第１図と同一である。バ
イポーラトランジスタは１／ｆ雑音が大きくなり易いが
、リセットスイッチが不要な分だけ画素部の構造はより
簡単になる。

なお、以上の実施例において、半導体導電型のｐ型とｎ
型を反転させても、上記の実施例に準じた効果が得られ
ることは言うまでもない。

また、上述の実施例においては２×２画素の固体撮像装
置を例に取って示したが、一般のｎＸｍ画素の装置につ
いても同様であることは明らかである。

〔発明の効果〕

本発明によれば、各画素の構造の簡略化及び低雑音化に
より、特に開口率の大きな高感度固体撮像装置が得られ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図、第３
図及び第４図は本発明の他の実施例を示す回路図、第５
図は先に本発明者等が提案した固体撮像装置の一例を示
す図、第６図及び第７図は従来技術を示す回路図である
。１・・・ホトダイオード、２・・・垂直ゲートスイッチ
。３・・・リセットスイッチ、４・・・画素アンプＭＯＳ
トランジスタ、１１・・・蓄積容量、１３・・・水平ゲ
ートスイッチ、１５・・・負荷トランジスタ、４２・・
・画素第２ｆ１プＩ！３　色＄ダ　囚 ≠２１４素ア、デ＄Ｓｍ第６１２１茅７図

Claims

【特許請求の範囲】

１、２次元状に配置され入射光に応じた電荷を蓄積する
複数個の光電変換素子と、この光電変換素子に隣接して
設けられ、上記光電変換素子に蓄積された信号電荷を増
幅する増幅手段と、この増幅手段の入力をリセットする
手段とを有する固体撮像装置において、上記増幅手段の
入力がリセットされた場合と、上記増幅手段に上記光電
変換素子に蓄積された信号電荷が入力した場合の、両者
の上記増幅手段の出力を蓄積する複数個の蓄積手段と、
この蓄積手段の出力を順次走査する走査手段とを有する
ことを特徴とする固体撮像装置。