JPH01157129A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH01157129A JPH01157129A JP63292768A JP29276888A JPH01157129A JP H01157129 A JPH01157129 A JP H01157129A JP 63292768 A JP63292768 A JP 63292768A JP 29276888 A JP29276888 A JP 29276888A JP H01157129 A JPH01157129 A JP H01157129A
- Authority
- JP
- Japan
- Prior art keywords
- error
- information
- processing
- multiplication
- calculation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 15
- 208000011580 syndromic disease Diseases 0.000 abstract description 16
- 238000001514 detection method Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報記憶装置の誤シ訂正回路等で実行される
演算装置に関する。
演算装置に関する。
従来の技術
従来、情報記憶装置の誤シ訂正回路は、第３図に示すよ
うに、入力された符号化コード１からシンドロームを算
出するシンドローム計算回路２と、このシンドローム情
報から誤シの位置を算出する誤シ位置計算回路３とシン
ドローム情報と誤り位置情報とから誤シの大きさを算出
する誤シ大きさ計算回路４とを有し、符号化コード１と
誤シ位置情報と誤り大きさ情報とを入力した訂正回路６
が対応する所定の情報コードを出力することにより所謂
誤シ訂正が行われていた。この際、誤り位置計算回路３
及び誤シ大きさ計算回路４では乗算、除算によりそれぞ
れ誤９位置と誤り大きさが算出されるが、ここで必要と
なる乗算と除算を行なうために、誤シ位置計算回路３及
び誤シ大きさ計算回路４にそれぞれ乗算器ｅａ、ａｂと
除算器７ａ。
うに、入力された符号化コード１からシンドロームを算
出するシンドローム計算回路２と、このシンドローム情
報から誤シの位置を算出する誤シ位置計算回路３とシン
ドローム情報と誤り位置情報とから誤シの大きさを算出
する誤シ大きさ計算回路４とを有し、符号化コード１と
誤シ位置情報と誤り大きさ情報とを入力した訂正回路６
が対応する所定の情報コードを出力することにより所謂
誤シ訂正が行われていた。この際、誤り位置計算回路３
及び誤シ大きさ計算回路４では乗算、除算によりそれぞ
れ誤９位置と誤り大きさが算出されるが、ここで必要と
なる乗算と除算を行なうために、誤シ位置計算回路３及
び誤シ大きさ計算回路４にそれぞれ乗算器ｅａ、ａｂと
除算器７ａ。
７ｂとを接続し、乗算処理あるいは除算処理を実行して
いた。
いた。
しかしながら、第３図のような構成であると、それぞれ
２つの乗算器と除算器とを必要とし、回路が複雑、高価
になってしまうという問題点を有していた。そこで、第
２図のように誤シ位置計算回路３及び誤シ大きさ計算回
路４で必要となる乗算と除算を行なうために、セレクタ
１０によって切り換えられた情報をベキ情報に変換する
コード変換ＲＯＭ１１と、ベキの加算によって乗算を実
現する加算回路１２と、ベキの減算によって除算を実現
する減算回路１３と、加算回路１２と減算回路１３との
出力の切換を行うセレクタ１４とを設けて、誤シ位置計
算回路３及び誤シ大きさ計算回路４で実行される乗算及
び除算を共通の回路で実行するという装置がある。
２つの乗算器と除算器とを必要とし、回路が複雑、高価
になってしまうという問題点を有していた。そこで、第
２図のように誤シ位置計算回路３及び誤シ大きさ計算回
路４で必要となる乗算と除算を行なうために、セレクタ
１０によって切り換えられた情報をベキ情報に変換する
コード変換ＲＯＭ１１と、ベキの加算によって乗算を実
現する加算回路１２と、ベキの減算によって除算を実現
する減算回路１３と、加算回路１２と減算回路１３との
出力の切換を行うセレクタ１４とを設けて、誤シ位置計
算回路３及び誤シ大きさ計算回路４で実行される乗算及
び除算を共通の回路で実行するという装置がある。
発明が解決しようとする課題
しかし、かかる構成によっても、符号化コードの構成ビ
ット数が大きくなるにしたがって乗算。
ット数が大きくなるにしたがって乗算。
除算を行なうための加算回路と減算回路の回路規模が膨
大となシ、また乗算、除算を行なうために毎回コード変
換ＲＯＭをアクセスするため処理速度が遅くなるという
問題があった。
大となシ、また乗算、除算を行なうために毎回コード変
換ＲＯＭをアクセスするため処理速度が遅くなるという
問題があった。
上述問題は以下の理由で生ずる。すなわち、第１に復号
化処理に必要となる乗算、除算処理をベキの加算、減算
処理によって実現していること、第２にベキの演算を行
なうためにコード変換ＲＯＭを毎回アクセスしベキ情報
を導き出していること、である。
化処理に必要となる乗算、除算処理をベキの加算、減算
処理によって実現していること、第２にベキの演算を行
なうためにコード変換ＲＯＭを毎回アクセスしベキ情報
を導き出していること、である。
本発明は、上述の問題点に鑑みて為されたもので、復号
化処理に必要な乗算、除算回路の回路規模が膨大になる
ことなく、高速な復号化処理を行なうことができる誤シ
訂正回路等に使用される演算装置を提供することを目的
とする。
化処理に必要な乗算、除算回路の回路規模が膨大になる
ことなく、高速な復号化処理を行なうことができる誤シ
訂正回路等に使用される演算装置を提供することを目的
とする。
課題を解決するための手段
本発明は上述の問題点を解決するため情報を入力して乗
算処理かあるいは除算処理かを選択する第１の選択手段
と、この第１の選択手段が除算処理を選択した場合には
前記情報を入力し前記情報の逆元を算出して出力する逆
元ＲＯＭと、乗算処理を実行する際には前記第１の選択
手段から出力される情報を入力し、除算処理を実行する
際には前記逆元ＲＯＭから出力される情報を入力して出
力する第２の選択手段と、この第２の選択手段から出力
される情報に乗算処理を実行する乗算器とを有し、乗算
処理及び除算処理を共通の乗算器で実行するものである
。
算処理かあるいは除算処理かを選択する第１の選択手段
と、この第１の選択手段が除算処理を選択した場合には
前記情報を入力し前記情報の逆元を算出して出力する逆
元ＲＯＭと、乗算処理を実行する際には前記第１の選択
手段から出力される情報を入力し、除算処理を実行する
際には前記逆元ＲＯＭから出力される情報を入力して出
力する第２の選択手段と、この第２の選択手段から出力
される情報に乗算処理を実行する乗算器とを有し、乗算
処理及び除算処理を共通の乗算器で実行するものである
。
作 用
本発明は上述の構成によって、例えば復号化処理等に必
要となる乗算、除算処理を従来のベキ９加算、減算では
行なわないため、加算回路、減算゛回路による回路規模
の増大を大幅に削減することが可能となり、また、従来
乗算、除算処理のたびに毎回コード変換ＲＯＭをアクセ
スしていたのに対し、本発明では除算処理の時のみ逆元
ＲＯＭをアクセスし、しかも除算処理は乗算処理に比較
して頻度が非常に少ないということからも、復号化処理
速度を大幅にアップすることが可能となる。
要となる乗算、除算処理を従来のベキ９加算、減算では
行なわないため、加算回路、減算゛回路による回路規模
の増大を大幅に削減することが可能となり、また、従来
乗算、除算処理のたびに毎回コード変換ＲＯＭをアクセ
スしていたのに対し、本発明では除算処理の時のみ逆元
ＲＯＭをアクセスし、しかも除算処理は乗算処理に比較
して頻度が非常に少ないということからも、復号化処理
速度を大幅にアップすることが可能となる。
実施例
第１図は本発明の一実施例による復号化処理装置等の演
算装置の概略構成を示すものであって、１６は符号化コ
ード１からシンドロームを計算するシン）’ ローム計
算ＯＫ、１ｅ はシンドロームから誤りの位置を計算す
る誤り位置計算回路、１７はシンドロームと誤シ位置情
報とから誤りの大きさを計算する誤り大きさ計算回路、
１８は符号化コード１と誤シ位置情報と誤シ大きさ情報
とから対応する情報コードを出力して誤シを訂正する回
路、１９は誤り位置計算回路１６と誤シ大きさ計算回路
１７のどちらが乗算器２ｏを使用するのかを選択し、か
つ乗算処理かあるいは除算処理によって後述する逆元Ｒ
ＯＭ２１かあるいはセレクタ２２への出力を選択するセ
レクタ１９１．２１は除算処理の際に逆元を出力するＲ
ＯＭ、２２は乗算処理と除算処理によって乗算器の入力
を切シ換えるセレクタである。
算装置の概略構成を示すものであって、１６は符号化コ
ード１からシンドロームを計算するシン）’ ローム計
算ＯＫ、１ｅ はシンドロームから誤りの位置を計算す
る誤り位置計算回路、１７はシンドロームと誤シ位置情
報とから誤りの大きさを計算する誤り大きさ計算回路、
１８は符号化コード１と誤シ位置情報と誤シ大きさ情報
とから対応する情報コードを出力して誤シを訂正する回
路、１９は誤り位置計算回路１６と誤シ大きさ計算回路
１７のどちらが乗算器２ｏを使用するのかを選択し、か
つ乗算処理かあるいは除算処理によって後述する逆元Ｒ
ＯＭ２１かあるいはセレクタ２２への出力を選択するセ
レクタ１９１．２１は除算処理の際に逆元を出力するＲ
ＯＭ、２２は乗算処理と除算処理によって乗算器の入力
を切シ換えるセレクタである。
以上のように構成された誤シ訂正回路等における演算装
置について、以下その動作を説明する。
置について、以下その動作を説明する。
情報記憶装置等によって誤シの生じた符号化コード１が
入力されると、シンドローム計算回路１６によって、生
じた誤りに依存したシンドローム情報が算出され、この
シンドローム情報を基にして以下の復号化処理が行なわ
れることになる。次に、算出されたシンドローム情報の
みから誤り位置計算回路１６によって誤っている位置を
表わす情報が算出され、誤９大きさ計算回路１７へ入力
される。
入力されると、シンドローム計算回路１６によって、生
じた誤りに依存したシンドローム情報が算出され、この
シンドローム情報を基にして以下の復号化処理が行なわ
れることになる。次に、算出されたシンドローム情報の
みから誤り位置計算回路１６によって誤っている位置を
表わす情報が算出され、誤９大きさ計算回路１７へ入力
される。
この誤シ大きさ計算回路１アではシンドローム情報と誤
り位置情報とから誤シの大きさを表わす情報が算出され
る。この誤り位置計算回路１６及び誤シ大きさ計算回路
１７で行なわれる演算処理には、ガロア体上（ＧＦ（２
”）上）の元の加算処理。
り位置情報とから誤シの大きさを表わす情報が算出され
る。この誤り位置計算回路１６及び誤シ大きさ計算回路
１７で行なわれる演算処理には、ガロア体上（ＧＦ（２
”）上）の元の加算処理。
乗算処理、除算処理が必要となるが、加算処理について
は非常に容易な回路で実現されるために誤り位置計算回
路１６と誤シ大きさ計算回路１７の双方に加算回路を内
蔵している。乗算回部処理及び除算処理を行なうために
、セレクタ１９ 、２２、逆光ＲＯＭ２１、乗算器２ｏ
が必要となる。乗算処理の場合は、誤シ位置計算回路１
ｅ及び誤シ大きさ計算回路１７から出力された情報はセ
レクタ１９、セレクタ２０を通過してそのまま乗算器２
０に入力され乗算処理が行なわれ、その結果が誤シ位置
計算回路１６及び誤シ大きさ計算回路１７にもどされて
くる。除算処理の場合は逆光の乗算という形で実現され
、誤り位置計算回路２ｏ及び誤シ大きさ計算回路１７か
ら出力された情報はセレノ）１９を通過したのち逆光Ｒ
ＯＭ２１に入力され、その出力が乗算器２０に入力され
ることによって除算処理が行なわれるｎ誤シ大きさ計算
回路１７の処理は誤シ位置計算回路１６の処理が終了し
てから行なわれるものなので、セレクタ１９゜２２、逆
光ＲＯＭ２１、乗算器２ｏを誤シ位置計算回路１６と誤
シ大きさ計算回路１７とが同時に使用するという状態は
起らない。以上の処理によって誤シ位置情報と誤シ大き
さ情報が算出され訂正回路１８に入力されると、符号化
コード１の誤錫情報と誤シ大きさ情報を基にして訂正さ
れ情報コードとして出力される。
は非常に容易な回路で実現されるために誤り位置計算回
路１６と誤シ大きさ計算回路１７の双方に加算回路を内
蔵している。乗算回部処理及び除算処理を行なうために
、セレクタ１９ 、２２、逆光ＲＯＭ２１、乗算器２ｏ
が必要となる。乗算処理の場合は、誤シ位置計算回路１
ｅ及び誤シ大きさ計算回路１７から出力された情報はセ
レクタ１９、セレクタ２０を通過してそのまま乗算器２
０に入力され乗算処理が行なわれ、その結果が誤シ位置
計算回路１６及び誤シ大きさ計算回路１７にもどされて
くる。除算処理の場合は逆光の乗算という形で実現され
、誤り位置計算回路２ｏ及び誤シ大きさ計算回路１７か
ら出力された情報はセレノ）１９を通過したのち逆光Ｒ
ＯＭ２１に入力され、その出力が乗算器２０に入力され
ることによって除算処理が行なわれるｎ誤シ大きさ計算
回路１７の処理は誤シ位置計算回路１６の処理が終了し
てから行なわれるものなので、セレクタ１９゜２２、逆
光ＲＯＭ２１、乗算器２ｏを誤シ位置計算回路１６と誤
シ大きさ計算回路１７とが同時に使用するという状態は
起らない。以上の処理によって誤シ位置情報と誤シ大き
さ情報が算出され訂正回路１８に入力されると、符号化
コード１の誤錫情報と誤シ大きさ情報を基にして訂正さ
れ情報コードとして出力される。
発明の効果
以上の説明から明らかなように、本発明は、リード・ソ
ロモン符号の復号化処理に必要となる乗算処理と除算処
理を専用乗算器と逆光ＲＯＭを用いて行なうことによっ
て、従来のベキの加算、減算を行なわないため、またコ
ード変換ＲＯＭをアクセスする必要がないため、回路規
模の増大を大幅に削減するとともに、復号化処理スピー
ドを大幅に上げることができるという効果を有するもの
である。
ロモン符号の復号化処理に必要となる乗算処理と除算処
理を専用乗算器と逆光ＲＯＭを用いて行なうことによっ
て、従来のベキの加算、減算を行なわないため、またコ
ード変換ＲＯＭをアクセスする必要がないため、回路規
模の増大を大幅に削減するとともに、復号化処理スピー
ドを大幅に上げることができるという効果を有するもの
である。
第１図は本発明の一実施例にょる誤シ訂正回路における
演算装置のブロック図、第２図及び第３図は従来の誤り
訂正回路における演算装置のブロック図である。 １５・・・・・・シンドローム計算回路、１６・・・・
・・誤す位置計算回路、１７・・・・・・誤り大きさ計
算回路、１８・・・・・・訂正回路、２０・・・・・・
乗算器、２１・・・・・・逆光ＲＯＭ、１９．２２・・
・・・・セレクタ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名＼ 区 − へ 八 派
演算装置のブロック図、第２図及び第３図は従来の誤り
訂正回路における演算装置のブロック図である。 １５・・・・・・シンドローム計算回路、１６・・・・
・・誤す位置計算回路、１７・・・・・・誤り大きさ計
算回路、１８・・・・・・訂正回路、２０・・・・・・
乗算器、２１・・・・・・逆光ＲＯＭ、１９．２２・・
・・・・セレクタ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名＼ 区 − へ 八 派
Claims (1)
- 情報を入力して乗算処理かあるいは除算処理かを選択す
る第１の選択手段と、この第１の選択手段が除算処理を
選択した場合には前記情報を入力し前記情報の逆元を算
出して出力する逆元ＲＯＭと、乗算処理を実行する際に
は前記第１の選択手段から出力される情報を入力し、除
算処理を実行する際には前記逆元ＲＯＭから出力される
情報を入力して出力する第２の選択手段と、この第２の
選択手段から出力される情報に乗算処理を実行する乗算
器とを具備した演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292768A JPH01157129A (ja) | 1988-11-18 | 1988-11-18 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292768A JPH01157129A (ja) | 1988-11-18 | 1988-11-18 | 演算装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209268A Division JPS6269728A (ja) | 1985-09-20 | 1985-09-20 | 誤り訂正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01157129A true JPH01157129A (ja) | 1989-06-20 |
Family
ID=17786090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63292768A Pending JPH01157129A (ja) | 1988-11-18 | 1988-11-18 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01157129A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880769A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | ガロア体における除算装置 |
| JPS58219848A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | ガロア体における乗算装置 |
| JPS6024650A (ja) * | 1983-07-20 | 1985-02-07 | Hitachi Ltd | ガロア体上の演算回路 |
-
1988
- 1988-11-18 JP JP63292768A patent/JPH01157129A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880769A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | ガロア体における除算装置 |
| JPS58219848A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | ガロア体における乗算装置 |
| JPS6024650A (ja) * | 1983-07-20 | 1985-02-07 | Hitachi Ltd | ガロア体上の演算回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6209114B1 (en) | Efficient hardware implementation of chien search polynomial reduction in reed-solomon decoding | |
| JP3232602B2 (ja) | ユークリッドの互除回路 | |
| US3278729A (en) | Apparatus for correcting error-bursts in binary code | |
| US4751704A (en) | Method and apparatus for decoding BCH code | |
| EP0621698A2 (en) | Error correction method including erasure correction, and apparatus therefore | |
| EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
| US6687725B1 (en) | Arithmetic circuit for finite field GF (2m) | |
| US3781791A (en) | Method and apparatus for decoding bch codes | |
| KR100336234B1 (ko) | 데이터 오류 정정 장치 | |
| JPH10112660A (ja) | リード・ソロモン符号を利用した誤り復号方法および装置 | |
| JPH11196006A (ja) | 並列処理シンドロ−ム計算回路及びリ−ド・ソロモン複合化回路 | |
| JPH06314978A (ja) | チェン・サーチ回路 | |
| JPS58132837A (ja) | １０進除算装置 | |
| JPS6269728A (ja) | 誤り訂正回路 | |
| JPH06230991A (ja) | 有限体での任意元素の逆数算出方法及び装置 | |
| US20200293279A1 (en) | Conversion circuitry | |
| JP2595820B2 (ja) | ガロア拡大体演算器 | |
| JPH0750595A (ja) | 復号化装置 | |
| RU2818029C1 (ru) | Устройство для коррекции ошибок в полиномиальной системе классов вычетов | |
| US11750222B1 (en) | Throughput efficient Reed-Solomon forward error correction decoding | |
| JP3131969B2 (ja) | 演算装置 | |
| JPS6217256B2 (ja) | ||
| JPH0764810A (ja) | ガロア体演算器 | |
| KR920010993B1 (ko) | 고차 다항식 연산장치 | |
| JPH0778748B2 (ja) | ガロア体演算ユニット |