JPH01157526A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01157526A JPH01157526A JP62315704A JP31570487A JPH01157526A JP H01157526 A JPH01157526 A JP H01157526A JP 62315704 A JP62315704 A JP 62315704A JP 31570487 A JP31570487 A JP 31570487A JP H01157526 A JPH01157526 A JP H01157526A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- package
- pga
- pins
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明はピングリットアレイ型の半導体装置を薄膜工程
に通すとき、ピン植設側におりるパッケージ上をカバー
で覆ってから通ずようにした半導体装置の製造方法に関
し、 簡易な構成でＰＧＡ型集型口積回路留まり良く製造でき
るように、パ・ノケージにカバーをしてから薄膜処理工
程を実行する製造方法を提供することを目的とし、 ピングリッドアレイ型半導体装置のパンケージのピン植
設側とは反対側に薄膜処理を行うとき、前記パッケージ
のピン植設側における周辺を、半田封止材を使用して、
耐熱性・耐薬品性のカバーにより封止してから処理工程
に通すことを構成要件としている。
に通すとき、ピン植設側におりるパッケージ上をカバー
で覆ってから通ずようにした半導体装置の製造方法に関
し、 簡易な構成でＰＧＡ型集型口積回路留まり良く製造でき
るように、パ・ノケージにカバーをしてから薄膜処理工
程を実行する製造方法を提供することを目的とし、 ピングリッドアレイ型半導体装置のパンケージのピン植
設側とは反対側に薄膜処理を行うとき、前記パッケージ
のピン植設側における周辺を、半田封止材を使用して、
耐熱性・耐薬品性のカバーにより封止してから処理工程
に通すことを構成要件としている。
〔産業上の利用分野］
本発明はピングリッドアレイ型の半導体装置を薄膜工程
に通すとき、ピン植設側におけるパンケージ上をカバー
で覆ってから通ずようにした半導体装置の製造方法に関
する。
に通すとき、ピン植設側におけるパンケージ上をカバー
で覆ってから通ずようにした半導体装置の製造方法に関
する。
従来、ピングリッドアレイ型の半導体装置を薄膜処理工
程に通ずとき、ピンを剥き出しのまま行うか、特別の治
具を使う必要があったので、ピンが治具などに触れ易く
、また処理薬品に侵されるため製品の歩留まりが悪かっ
たので、これを向上させる技術を開発することが要望さ
れた。
程に通ずとき、ピンを剥き出しのまま行うか、特別の治
具を使う必要があったので、ピンが治具などに触れ易く
、また処理薬品に侵されるため製品の歩留まりが悪かっ
たので、これを向上させる技術を開発することが要望さ
れた。
［従来の技術］
ピングリッドアレイ （以下本明細書においてＰＧＡと
略記する）型の半導体装置は、微細構造の多端子集積回
路を構成するために使用さ杵るようになった。ＰＧＡ型
半導体装置はその製造工程の途中において、基板上に銀
蝋などで接触した細径の多数のピンを立てている。その
後基板のピンの立っている側とは反対側に薄膜パターン
を形成する処理工程に入るとき、従来はピンが立ってい
る状態のままで蒸着・エツチングを行っていた。または
第３図に示すように特別の治具を使用して行っていた。
略記する）型の半導体装置は、微細構造の多端子集積回
路を構成するために使用さ杵るようになった。ＰＧＡ型
半導体装置はその製造工程の途中において、基板上に銀
蝋などで接触した細径の多数のピンを立てている。その
後基板のピンの立っている側とは反対側に薄膜パターン
を形成する処理工程に入るとき、従来はピンが立ってい
る状態のままで蒸着・エツチングを行っていた。または
第３図に示すように特別の治具を使用して行っていた。
第３図は特にスピンナ工程において使用する治具を示し
ている。第３図において、１はＰＧＡを全体的に示し、
２はＰＧＡの基板、３−１゜３−２−ｍ−はピン、４は
治具、５はホトレジストで、ＰＧＡ基板のピンとは反対
側に塗布したものを示す。ＰＧＡＩにおけるピン３の外
径は０．４〜０．５鰭、長さは２〜３龍であり、この長
さは基板２と同じ程度である。ホトレジスト５を塗布し
露光の後、エソチング工程に入るとき、第４図Ａに示す
ようにホトレジスト５の上方から溶剤６をジャワ状に吹
きつけて、露光されてない部分をエツチング処理してい
た。または第３図のＰＣＡＩを治具４から外して逆転さ
せ、第４図Ｂに示すように下方から溶剤６を噴流させる
ことも行っていた。
ている。第３図において、１はＰＧＡを全体的に示し、
２はＰＧＡの基板、３−１゜３−２−ｍ−はピン、４は
治具、５はホトレジストで、ＰＧＡ基板のピンとは反対
側に塗布したものを示す。ＰＧＡＩにおけるピン３の外
径は０．４〜０．５鰭、長さは２〜３龍であり、この長
さは基板２と同じ程度である。ホトレジスト５を塗布し
露光の後、エソチング工程に入るとき、第４図Ａに示す
ようにホトレジスト５の上方から溶剤６をジャワ状に吹
きつけて、露光されてない部分をエツチング処理してい
た。または第３図のＰＣＡＩを治具４から外して逆転さ
せ、第４図Ｂに示すように下方から溶剤６を噴流させる
ことも行っていた。
［発明が解決しようとする問題点］
第３図に示す治具４はＰＧＡ２のパッケージの大きさに
合致したものを必要とする。それはレジスト塗布の工程
やエツチングの工程において、溶剤などの異物がピン３
側に廻り込むことを防止する必要があるためである。そ
のためパッケージの大きさが少しでも異なったときは、
治具４を適合した大きさに作り直す必要があるため、複
雑な手間を要した。更にピン３−１．３−２− は外径
が０．１〜０．２難、長さ１〜１．５鶴と繊細に、且つ
多量になって来たため、治具との大きさが少しでも不適
合のとき、治具４に触れて不良品となる機会が多くなっ
た。したがって半導体集積回路としての製品歩留まりが
極めて低下する欠点があった。
合致したものを必要とする。それはレジスト塗布の工程
やエツチングの工程において、溶剤などの異物がピン３
側に廻り込むことを防止する必要があるためである。そ
のためパッケージの大きさが少しでも異なったときは、
治具４を適合した大きさに作り直す必要があるため、複
雑な手間を要した。更にピン３−１．３−２− は外径
が０．１〜０．２難、長さ１〜１．５鶴と繊細に、且つ
多量になって来たため、治具との大きさが少しでも不適
合のとき、治具４に触れて不良品となる機会が多くなっ
た。したがって半導体集積回路としての製品歩留まりが
極めて低下する欠点があった。
本発明の目的は前述の欠点を改善し、簡易な構成でＰＧ
Ａ型集型口積回路留まり良く製造できるように、パッケ
ージにカバーをしてから薄膜処理工程を実行する製造方
法を提供することにある。
Ａ型集型口積回路留まり良く製造できるように、パッケ
ージにカバーをしてから薄膜処理工程を実行する製造方
法を提供することにある。
［問題点を解決するための手段］
第１図は本発明の原理構成を示す図である。第１図にお
いて、１はＰＧＡを全体的に示すもの、２はＰＧＡ基板
パッケージ、３−１．３−２−はピン、７はカバーで、
耐熱性・耐薬品性の材質のもの、８は封止剤で融点が通
常の半田より高いものを示す。
いて、１はＰＧＡを全体的に示すもの、２はＰＧＡ基板
パッケージ、３−１．３−２−はピン、７はカバーで、
耐熱性・耐薬品性の材質のもの、８は封止剤で融点が通
常の半田より高いものを示す。
本発明は下記のとおり構成されている。即ち、ＰＧＡ型
半導体装置のパッケージのピン植設側とは反対側に薄膜
処理を行うとき、前記パンケージのピン植設側における
周辺を、融点が通常の半田より高い封止材を使用して、
耐熱性・耐薬品性のカバーにより封止してから処理工程
に通すことである。
半導体装置のパッケージのピン植設側とは反対側に薄膜
処理を行うとき、前記パンケージのピン植設側における
周辺を、融点が通常の半田より高い封止材を使用して、
耐熱性・耐薬品性のカバーにより封止してから処理工程
に通すことである。
［作用］
第１図において、ＰＧＡ基板パッケージの周辺にカバー
７をＰＧＡを覆うように置き、封止剤８によりカバー７
とパンケージ２とを封止する。このとき封止剤８は通常
の半田より融点が高いものを使用するから、カバー７を
伺けたＰＧＡパッケージ２について、スピンナ・露光・
エソチング工程を行っても、カバー７の封止が破壊され
ることは起こらず、ピン３−１．３−２−は曲がり、溶
剤・薬品などから十分に保護される。
７をＰＧＡを覆うように置き、封止剤８によりカバー７
とパンケージ２とを封止する。このとき封止剤８は通常
の半田より融点が高いものを使用するから、カバー７を
伺けたＰＧＡパッケージ２について、スピンナ・露光・
エソチング工程を行っても、カバー７の封止が破壊され
ることは起こらず、ピン３−１．３−２−は曲がり、溶
剤・薬品などから十分に保護される。
［実施例］
第２図は、第１図についてカバー７を取り除いた上面図
である。第２図において、ピン３〜１．３−２−を囲む
円形のものはピン９−１．９−２−を銀蝋により基板に
固着するパッドを示す。外側の破線１゜はカバー７で覆
って所定の全処理工程を終わった後、ＰＧＡを取り出す
ようにパッケージ基板を切断するためのカンティング線
を示している。
である。第２図において、ピン３〜１．３−２−を囲む
円形のものはピン９−１．９−２−を銀蝋により基板に
固着するパッドを示す。外側の破線１゜はカバー７で覆
って所定の全処理工程を終わった後、ＰＧＡを取り出す
ようにパッケージ基板を切断するためのカンティング線
を示している。
次にカバー７の材質としては耐熱性・耐薬品性のもので
、アルミナセラミックスが有効である。
、アルミナセラミックスが有効である。
それはポリイミド樹脂の絶縁層をベーキング処理で形成
するとき、４００℃程度の高熱処理を行うからである。
するとき、４００℃程度の高熱処理を行うからである。
そしてカバー７として通常の金属であっては、薬品に耐
えないことがあり、使用できないことがある。
えないことがあり、使用できないことがある。
また封止剤としては所謂間融点半田と言われるものを使
用する。
用する。
パッケージにカバーを封止したとき、封止状態を漏れ試
験などにより厳重にチエツクしてから、次の処理工程に
通すことか良い。
験などにより厳重にチエツクしてから、次の処理工程に
通すことか良い。
［発明の効果］
このようにして本発明によると、パッケージ基板よりや
＼大きいカバーにより封止しているから、ピンは細く多
数立っても、ピンを酸化させることや溶剤・薬品に侵さ
れることがなく、また順次に工程を通したときに他所に
接触してピン曲がりを起こすことを有効に防止できる。
＼大きいカバーにより封止しているから、ピンは細く多
数立っても、ピンを酸化させることや溶剤・薬品に侵さ
れることがなく、また順次に工程を通したときに他所に
接触してピン曲がりを起こすことを有効に防止できる。
そのためより細いピンを使用する製品についてその歩留
まりを向上させることに有効である。
まりを向上させることに有効である。
第１図は本発明の原理構成を示す図、
第２図は第１図の」二面図、
第３図は従来使用する治具を説明する図、第４図は従来
のエソチング工程を説明する図である。 １−Ｐ Ｇ Ａ ２−ＰＧＡ基板 ３−Ｌ３−２−ピン ４−治具 ５−ホトレジスト ６−溶剤 ７−カバー ８−封止剤 特許出願人 冨士通株式会社 代 理 人 弁理士 鈴木栄祐 ピン 第４図
のエソチング工程を説明する図である。 １−Ｐ Ｇ Ａ ２−ＰＧＡ基板 ３−Ｌ３−２−ピン ４−治具 ５−ホトレジスト ６−溶剤 ７−カバー ８−封止剤 特許出願人 冨士通株式会社 代 理 人 弁理士 鈴木栄祐 ピン 第４図
Claims (1)
- 【特許請求の範囲】 ピングリッドアレイ型半導体装置のパッケージ（２）
のピン（３）植設側とは反対側に薄膜処理を行うとき、
前記パッケージ（２）のピン（３）植設側における周辺
を、半田封止材（８）を使用して、耐熱性・耐薬品性の
カバー（７）により封止してから処理工程に通すこと を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315704A JPH01157526A (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315704A JPH01157526A (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01157526A true JPH01157526A (ja) | 1989-06-20 |
Family
ID=18068544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62315704A Pending JPH01157526A (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01157526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4684952A1 (en) | 2023-03-22 | 2026-01-28 | Tokan Kogyo Co., Ltd. | Tape-sticking end face treatment device and tape-sticking end face treatment method |
-
1987
- 1987-12-14 JP JP62315704A patent/JPH01157526A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4684952A1 (en) | 2023-03-22 | 2026-01-28 | Tokan Kogyo Co., Ltd. | Tape-sticking end face treatment device and tape-sticking end face treatment method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803987B2 (ja) | 半導体チップバンプの製造方法 | |
| JP2862126B2 (ja) | 多段接続を有する電子パッケージの製造方法 | |
| US5766808A (en) | Process for forming multilayer lift-off structures | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JPH01157526A (ja) | 半導体装置の製造方法 | |
| US4711791A (en) | Method of making a flexible microcircuit | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| US3421206A (en) | Method of forming leads on semiconductor devices | |
| US3545076A (en) | Process of forming contacts on electrical parts,particularly silicon semiconductors | |
| GB2234365A (en) | Strain gauge encapsulation process | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JP4193314B2 (ja) | 半導体装置の製造方法 | |
| CN113972140B (zh) | 具有布线层的封装结构的返工方法 | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JPS58180027A (ja) | 半導体装置の製造方法 | |
| JPH0230114A (ja) | 半導体装置 | |
| JP2003013246A (ja) | 半導体装置の電極の製造方法 | |
| JP2567866B2 (ja) | 半導体装置 | |
| KR100330557B1 (ko) | 유연성 기질 회로 필름 제조방법 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JPS63160250A (ja) | 半導体装置の製造方法 | |
| KR930014853A (ko) | 와이어 본딩 패드 형성방법 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| JPS59127852A (ja) | 半導体装置 |