JPH01160186A - 映像出力スイッチ回路 - Google Patents
映像出力スイッチ回路Info
- Publication number
- JPH01160186A JPH01160186A JP62318113A JP31811387A JPH01160186A JP H01160186 A JPH01160186 A JP H01160186A JP 62318113 A JP62318113 A JP 62318113A JP 31811387 A JP31811387 A JP 31811387A JP H01160186 A JPH01160186 A JP H01160186A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- video
- output
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像制御システムの映像出力回路にアナログ
スイッチ回路と直流再生回路、並びにインピーダンス変
換回路を組み合せ、異なる二つの映像をテレビシステム
（以下、ＴＶと略す）の画面上に表示するピクチャ・イ
ン・ピクチャ（以下ＰｉｎＰと記す）動作を制御する映
像出力スイッチ回路に関するものである。
スイッチ回路と直流再生回路、並びにインピーダンス変
換回路を組み合せ、異なる二つの映像をテレビシステム
（以下、ＴＶと略す）の画面上に表示するピクチャ・イ
ン・ピクチャ（以下ＰｉｎＰと記す）動作を制御する映
像出力スイッチ回路に関するものである。
従来の技術
従来の映像出力スイッチ回路では、第２図に示すものを
用いていたが、この回路は当初、我々が目標としていた
コスト低減化に相応の妥協点を見い出し、実用化を推し
進めてきたが、今日の厳しいコスト競争化ではコスト的
に十分に対応し得ることができなくなりつつある。
用いていたが、この回路は当初、我々が目標としていた
コスト低減化に相応の妥協点を見い出し、実用化を推し
進めてきたが、今日の厳しいコスト競争化ではコスト的
に十分に対応し得ることができなくなりつつある。
即ち、破線枠内ｆに示す部分は直流（以下ＤＣと記す）
再生を行うクランプ専用集積回路（以下ＩＣと記す）で
あるが、７と８並びに２５〜３２に示す外付部品を多く
要する点とＩＣ単価を含め、総合的なコスト比較でＩＣ
化のメリットが逆にデ・メリットになっていた。
再生を行うクランプ専用集積回路（以下ＩＣと記す）で
あるが、７と８並びに２５〜３２に示す外付部品を多く
要する点とＩＣ単価を含め、総合的なコスト比較でＩＣ
化のメリットが逆にデ・メリットになっていた。
以下、第２図回路の動作概要を説明すると、入力端１，
２にはＴＶとビデオシステム（以下ＶＴＲと記す）から
の映像複合信号が入来し、アナログスイッチＩＣ４，５
を通じて接点ｂ３よりクランプＩＣの入力端３３に入力
され、バッファアンプ３４を通じての入出力！３５．３
６に接続されるクランプ容量７を通じて次のクランプ回
路３７で 。
２にはＴＶとビデオシステム（以下ＶＴＲと記す）から
の映像複合信号が入来し、アナログスイッチＩＣ４，５
を通じて接点ｂ３よりクランプＩＣの入力端３３に入力
され、バッファアンプ３４を通じての入出力！３５．３
６に接続されるクランプ容量７を通じて次のクランプ回
路３７で 。
ＤＣ再生される。ＤＣ再生された映像信号は出力端３８
よりアナログスイッチＩＣ６のＣＩ、Ｃ２接点を経て出
力バッファＱ２を通じ出力端１９よりＴＶ、ＶＴＲに接
続される。
よりアナログスイッチＩＣ６のＣＩ、Ｃ２接点を経て出
力バッファＱ２を通じ出力端１９よりＴＶ、ＶＴＲに接
続される。
ところで、ＤＣ再生を行うクランプレベルの設定は電源
端２０に供給される電源電圧から分圧抵抗２５．２６を
通じて与えられ、クランプは入力端２４および同３９を
通じて、入来するクランプパルスによって制御される。
端２０に供給される電源電圧から分圧抵抗２５．２６を
通じて与えられ、クランプは入力端２４および同３９を
通じて、入来するクランプパルスによって制御される。
ノイズカット用容量２９．３２およびローパスフィルタ
用容量３１゜３２は外付けである。一方、入力端３には
ＰｉｎＰ機能を満足させるためにデジタル信号処理され
た映像信号をデジタル−アナログ変換し、エンコードＩ
Ｃを通じて複合化された子画面用アナログ映像信号が入
来する。
用容量３１゜３２は外付けである。一方、入力端３には
ＰｉｎＰ機能を満足させるためにデジタル信号処理され
た映像信号をデジタル−アナログ変換し、エンコードＩ
Ｃを通じて複合化された子画面用アナログ映像信号が入
来する。
前記説明と同様に、端子３の入来信号は入力端４０から
出力端４１を通じてＤＣ再生され、スイッチ６の接点Ｃ
２−Ｃ３Ｑ２を経て端子１９より出力する。なお、端子
１と同２から入来する異なる二つの映像信号と端子３か
ら入来する画像圧縮された子画面映像信号を切り換える
アナログスイッチＩＣ４，４，６は矢印で示すａ、ｂ、
ｃの各接点に入来するゲートアレイＩＣからの時分割さ
れたゲート制御信号によって動作する。
出力端４１を通じてＤＣ再生され、スイッチ６の接点Ｃ
２−Ｃ３Ｑ２を経て端子１９より出力する。なお、端子
１と同２から入来する異なる二つの映像信号と端子３か
ら入来する画像圧縮された子画面映像信号を切り換える
アナログスイッチＩＣ４，４，６は矢印で示すａ、ｂ、
ｃの各接点に入来するゲートアレイＩＣからの時分割さ
れたゲート制御信号によって動作する。
発明が解決しようとする問題点
前記のような従来回路ではクランプＩＣ周辺に多くの外
付部品を必要とするため、今日の厳しい価格競争下では
コスト的に対応しきれない問題を生じるようになった。
付部品を必要とするため、今日の厳しい価格競争下では
コスト的に対応しきれない問題を生じるようになった。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で価格的問題を解消し、且つ、性能的にも前記クランプ
ＩＣに相当する回路安定性と異なる二つのクランプレベ
ルを提供することを目的としている。
で価格的問題を解消し、且つ、性能的にも前記クランプ
ＩＣに相当する回路安定性と異なる二つのクランプレベ
ルを提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、クランプＩＣに代
る手段として温度変動に対する補償素子にツェナーダイ
オード（以下ＺＤと記す）を用い、異なる二つのクラン
プレベルを供給する手段にダイオード（以下Ｄｉと記す
）と分圧抵抗を用い、クランプレベルの安定化のために
出力バッファにインピーダンス変換回路を構成してなる
簡易な映像出力スイッチ回路である。
る手段として温度変動に対する補償素子にツェナーダイ
オード（以下ＺＤと記す）を用い、異なる二つのクラン
プレベルを供給する手段にダイオード（以下Ｄｉと記す
）と分圧抵抗を用い、クランプレベルの安定化のために
出力バッファにインピーダンス変換回路を構成してなる
簡易な映像出力スイッチ回路である。
作用
本発明は上記した構成により、ＺＤのツェナー電圧の正
の温度係数とＤｉの負の温度係数を合せることで温度変
動に対し互にＤＣ再生レベルの変動分を相殺し、インピ
ーダンス変換回路と出力バッファはＮＰＮ型とＰＮＰ型
トランジスタの組合せを行うことでＤＣ再生レベルの相
殺を行う極めて簡易な方法で映像出力スイッチ回路にＤ
Ｃ再生レベルを安定に供給できる。
の温度係数とＤｉの負の温度係数を合せることで温度変
動に対し互にＤＣ再生レベルの変動分を相殺し、インピ
ーダンス変換回路と出力バッファはＮＰＮ型とＰＮＰ型
トランジスタの組合せを行うことでＤＣ再生レベルの相
殺を行う極めて簡易な方法で映像出力スイッチ回路にＤ
Ｃ再生レベルを安定に供給できる。
実施例
第１図は本発明の映像出力スイッチ回路の一実施例を示
すＰｉｎＰ機能を有する映像制御システムの映像出力部
回路図である。第１図において、入力端子１と同２には
異なる二つの映像信号例えば、ＴＶとＶＴＲ又はＴＶと
ＴＶあるいはＶＴＲとＶＴＲからの複合信号が入来する
。入力端子３には画像圧縮処理された画面用複合映像信
号が入来する。なお、図中、モノリシックＩＣ上に構成
されたアナログスイッチ４．５．６は説明の便宜上、等
測的に同じ動作をする機械スイッチに置換し図示したも
ので、これらのスイッチはＰｉｎＰ機能を満足させるた
めにスイッチの制御端子ａ。
すＰｉｎＰ機能を有する映像制御システムの映像出力部
回路図である。第１図において、入力端子１と同２には
異なる二つの映像信号例えば、ＴＶとＶＴＲ又はＴＶと
ＴＶあるいはＶＴＲとＶＴＲからの複合信号が入来する
。入力端子３には画像圧縮処理された画面用複合映像信
号が入来する。なお、図中、モノリシックＩＣ上に構成
されたアナログスイッチ４．５．６は説明の便宜上、等
測的に同じ動作をする機械スイッチに置換し図示したも
ので、これらのスイッチはＰｉｎＰ機能を満足させるた
めにスイッチの制御端子ａ。
ｂ、ｃに入力する映像制御信号によって各アナログスイ
ッチ４，５．．６が時分割動作する。破線枠ｄと同ｅは
本発明に関わるＤＣ再生回路とインピーダンス変換出力
回路で、第２図に示したクランプＩＣとその周辺部品を
含め、その代用をなす部分であり、とくに、ＤＣ再生回
回路はコンデンサ結合などで失われたＤＣ成分を再生す
るために設定されるものである。アナログスイッチ５の
接点ｂ１と同ｂ２からの映像信号は接点ｂ３を経てクラ
ンプ容量７を通じて、アナログスイッチ６の接点ＣＩに
至る。一方、画像圧縮された子画面（ＴＶの第１画面中
に第２の画面を挿入する手段）用映像信号は入力端子３
よりクランプ容量８を通じて、アナログスイッチ６の接
点ｃ２に至る。ところで、これら二つの異なる映像信号
はクランプレベルが異なったものであり、ＤＣ成分も損
なわれているので、クランプをかけ後段出力回路に送出
する必要がある。破線枠ｄ内のＺｎ２はレベルシフトと
異なる二つのクランプレベル供給用ダイオード１３．１
４の温度補償を兼ねる。１０は可変抵抗器、１１は固定
抵抗器で、これらの抵抗分圧比でもって異なる二つのク
ランプレベルを設定する。ダイオード１３．１４はＺ
ｏ ９ ＊抵抗１０および同１１で構成するレベルシフ
ターのＤＣのみパスさせるもので、且つ、アナログスイ
ッチ６の接点ｃ１と同ｃ２に入来する映像信号成分をレ
ベルシフト回路ヘパスさせないためのリミッタを兼ねる
。コンデンサ７．８は各々の接点ｂ３と同Ｃ１並びに入
力端子３と接点ｃ２を結ぶカップリングの役目とＤＣレ
ベルを記憶するクランプ用コンデンサでもある。スイッ
チ６の接点ｃｌ及び同ｃ２を経て、接点ｃ３に入来する
クランプレベルは動作を安定ならしめるよう、ｅ枠内に
示すインピーダンス変換出力回路と接続される。トラン
ジスタＱ１のベース入力側を高インピーダンスにしてク
ランプ容量に記憶されたＤＣ再生レベルがＱｌの入力イ
ンピーダンスの影響でレベル変動しないように考慮し、
且つ、出力段出力側の負荷インピーダンスの影響をも避
けるように二段直結回路で部品を削減し、温度変動に対
してはへ−ス・エミッタ間順方向電圧（以下ＶＢＥと記
す）の変動分ΔＶＢＥをトランジスタＱ１と同Ｑ２のΔ
ＶＢＥで相殺するように、ＮＰＮとＰＮＰ （又はＰＮ
ＰとＮＰＮでもよい〉の組合せでカバーするようにして
いる。トランジスタＱ１と同Ｑ２のエミッタ側に入る抵
抗器１５と同１６は前記入出力インピーダンス設定用で
あり、抵抗器７は出力端１９に接続されるＶＴＲあるい
はＴＶの負荷マツチング用であり、コンデンサ１８は出
力カップリング用である。端子２０は正極の供給電源端
子、端子２１は電源の負極接地点である。出力端子２２
はスイッチ４の接点ａ１と同ａ３を経由する映像信号並
びに接点ａ２と同ａ３を経由する映像信号を第１の画面
を信号処理する親デコーダ回路へ接続され、出力端子２
３はスイッチ５の接点ｂｌと同ｂ３を経由する映像信号
並びに接点ｂ２と同ｂ３を経由する映像信号を第１の画
面中に第２の画面を挿入するために信号処理する子デコ
ーダ回路へ接続される。
ッチ４，５．．６が時分割動作する。破線枠ｄと同ｅは
本発明に関わるＤＣ再生回路とインピーダンス変換出力
回路で、第２図に示したクランプＩＣとその周辺部品を
含め、その代用をなす部分であり、とくに、ＤＣ再生回
回路はコンデンサ結合などで失われたＤＣ成分を再生す
るために設定されるものである。アナログスイッチ５の
接点ｂ１と同ｂ２からの映像信号は接点ｂ３を経てクラ
ンプ容量７を通じて、アナログスイッチ６の接点ＣＩに
至る。一方、画像圧縮された子画面（ＴＶの第１画面中
に第２の画面を挿入する手段）用映像信号は入力端子３
よりクランプ容量８を通じて、アナログスイッチ６の接
点ｃ２に至る。ところで、これら二つの異なる映像信号
はクランプレベルが異なったものであり、ＤＣ成分も損
なわれているので、クランプをかけ後段出力回路に送出
する必要がある。破線枠ｄ内のＺｎ２はレベルシフトと
異なる二つのクランプレベル供給用ダイオード１３．１
４の温度補償を兼ねる。１０は可変抵抗器、１１は固定
抵抗器で、これらの抵抗分圧比でもって異なる二つのク
ランプレベルを設定する。ダイオード１３．１４はＺ
ｏ ９ ＊抵抗１０および同１１で構成するレベルシフ
ターのＤＣのみパスさせるもので、且つ、アナログスイ
ッチ６の接点ｃ１と同ｃ２に入来する映像信号成分をレ
ベルシフト回路ヘパスさせないためのリミッタを兼ねる
。コンデンサ７．８は各々の接点ｂ３と同Ｃ１並びに入
力端子３と接点ｃ２を結ぶカップリングの役目とＤＣレ
ベルを記憶するクランプ用コンデンサでもある。スイッ
チ６の接点ｃｌ及び同ｃ２を経て、接点ｃ３に入来する
クランプレベルは動作を安定ならしめるよう、ｅ枠内に
示すインピーダンス変換出力回路と接続される。トラン
ジスタＱ１のベース入力側を高インピーダンスにしてク
ランプ容量に記憶されたＤＣ再生レベルがＱｌの入力イ
ンピーダンスの影響でレベル変動しないように考慮し、
且つ、出力段出力側の負荷インピーダンスの影響をも避
けるように二段直結回路で部品を削減し、温度変動に対
してはへ−ス・エミッタ間順方向電圧（以下ＶＢＥと記
す）の変動分ΔＶＢＥをトランジスタＱ１と同Ｑ２のΔ
ＶＢＥで相殺するように、ＮＰＮとＰＮＰ （又はＰＮ
ＰとＮＰＮでもよい〉の組合せでカバーするようにして
いる。トランジスタＱ１と同Ｑ２のエミッタ側に入る抵
抗器１５と同１６は前記入出力インピーダンス設定用で
あり、抵抗器７は出力端１９に接続されるＶＴＲあるい
はＴＶの負荷マツチング用であり、コンデンサ１８は出
力カップリング用である。端子２０は正極の供給電源端
子、端子２１は電源の負極接地点である。出力端子２２
はスイッチ４の接点ａ１と同ａ３を経由する映像信号並
びに接点ａ２と同ａ３を経由する映像信号を第１の画面
を信号処理する親デコーダ回路へ接続され、出力端子２
３はスイッチ５の接点ｂｌと同ｂ３を経由する映像信号
並びに接点ｂ２と同ｂ３を経由する映像信号を第１の画
面中に第２の画面を挿入するために信号処理する子デコ
ーダ回路へ接続される。
なお、破線枠ｄ内のｚＤの接続配置は接点ｃｌ。
Ｃ２のクランプ設定レベル如何で抵抗１１と交換配置さ
れ使用されるケースもあり、この場合の温度係数はＺｎ
Ｉ２，１４の温度係数に合致したものに選択し使用され
る。なお、コンデンサ１２はノイズ除去用バイパスであ
る。
れ使用されるケースもあり、この場合の温度係数はＺｎ
Ｉ２，１４の温度係数に合致したものに選択し使用され
る。なお、コンデンサ１２はノイズ除去用バイパスであ
る。
発明の効果
以上、述べてきたように本発明によれば、極めて簡易な
回路構成で安定に精度よく映像出力スイッチ回路に異な
る二つのＤＣ再生したアナログ映像信号を供給でき、Ｐ
ｉｎＰ機能を満足させる実用的且つ、極めて有用な回路
である。
回路構成で安定に精度よく映像出力スイッチ回路に異な
る二つのＤＣ再生したアナログ映像信号を供給でき、Ｐ
ｉｎＰ機能を満足させる実用的且つ、極めて有用な回路
である。
第１図は本発明の一実施例映像出力スイッチ回路図、第
２図は従来例の回路図である。 １．２・・・・・・映像信号出力端子、３・・・・・・
画像圧縮された映像信号入力端子、４．５．６・・・・
・・アナログスイッチ、ａ、ｂ、ｃ・・・・・・映像信
号を時分割制御する入力端子、ｄ・・・・・・クランプ
レベルシフト回路、ｅ・・・・・・インピーダンス変換
出力回路、１９・・・・・・映像出力端子、２０・・・
・・・正極電源供給端子、２１・・・・・・負極電源接
地点、２２．２３・・・・・・デコーダへの映像信号出
力端子。
２図は従来例の回路図である。 １．２・・・・・・映像信号出力端子、３・・・・・・
画像圧縮された映像信号入力端子、４．５．６・・・・
・・アナログスイッチ、ａ、ｂ、ｃ・・・・・・映像信
号を時分割制御する入力端子、ｄ・・・・・・クランプ
レベルシフト回路、ｅ・・・・・・インピーダンス変換
出力回路、１９・・・・・・映像出力端子、２０・・・
・・・正極電源供給端子、２１・・・・・・負極電源接
地点、２２．２３・・・・・・デコーダへの映像信号出
力端子。
Claims (1)
- 二つ以上のチャンネルからの映像信号をアナログスイッ
チを通じて時分割し、単一の画面上に異なる二つ以上の
映像を任意に交互に切り換えるスイッチ回路と直流再生
回路とインピーダンス変換回路を組み合せて映像出力回
路に複合映像信号を供給する構成をそなえた映像出力ス
イッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318113A JPH01160186A (ja) | 1987-12-16 | 1987-12-16 | 映像出力スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318113A JPH01160186A (ja) | 1987-12-16 | 1987-12-16 | 映像出力スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160186A true JPH01160186A (ja) | 1989-06-23 |
Family
ID=18095637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62318113A Pending JPH01160186A (ja) | 1987-12-16 | 1987-12-16 | 映像出力スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160186A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058375B2 (en) * | 2000-10-10 | 2006-06-06 | Sharp Kabushiki Kaisha | Low noise block down-converter having temperature characteristic compensating circuit |
-
1987
- 1987-12-16 JP JP62318113A patent/JPH01160186A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058375B2 (en) * | 2000-10-10 | 2006-06-06 | Sharp Kabushiki Kaisha | Low noise block down-converter having temperature characteristic compensating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0148018B1 (ko) | 텔레비젼 신호 스위칭 시스템 | |
| US4937672A (en) | Audio switching for an audio/video system having S-VIDEO capability | |
| KR910006374B1 (ko) | 영상처리 시스템의 전원공급 및 입력신호 조절회로 | |
| US6226053B1 (en) | Video line connection apparatus for adaptively connecting external input/output line | |
| KR100210545B1 (ko) | 칼라 텔레비젼 수상기 | |
| JPH01160186A (ja) | 映像出力スイッチ回路 | |
| US5483291A (en) | Power saving video circuit and sync separator | |
| US5412482A (en) | Signal line changeover circuit with emitter followers | |
| KR960008072Y1 (ko) | Pip기능을 이용한 영상 페이드인/아웃회로 | |
| KR960012009B1 (ko) | 텔레비젼 수상기의 온-스크린 디스플레이 안정화 회로 | |
| KR970006271Y1 (ko) | Vcr에서의 자막신호 안정화 회로 | |
| KR930003445Y1 (ko) | 모드절환작동 안정화회로 | |
| US5377012A (en) | Color signal processing circuit for a video cassette recorder | |
| JP2535633Y2 (ja) | 入出力切換回路 | |
| KR940000540Y1 (ko) | 지연시간 보상 장치 | |
| KR960013555B1 (ko) | 모드 절환시 색도신호의 주파수 특성 보상회로 | |
| KR940002304Y1 (ko) | 휘도신호 스위칭 회로 | |
| JPS60109976A (ja) | テレビジョン受像機 | |
| KR930004525Y1 (ko) | 칼러신호 분리회로 | |
| KR200143665Y1 (ko) | 비디오의 외부입력 인터페이스 장치 | |
| KR920005062Y1 (ko) | 텔리비젼의 s-vhs 선택회로 | |
| KR930000655Y1 (ko) | 위성방송 내장형 칼라 텔레비젼의 색신호 대역 보정회로 | |
| JPS6147473B2 (ja) | ||
| KR920002987Y1 (ko) | 필드메모리를 이용한 화질보상회로 | |
| KR900002232B1 (ko) | 더블 데크 vtr의 비데오신호 절환회로 |