JPH01162103A - はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 - Google Patents
はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置Info
- Publication number
- JPH01162103A JPH01162103A JP63294488A JP29448888A JPH01162103A JP H01162103 A JPH01162103 A JP H01162103A JP 63294488 A JP63294488 A JP 63294488A JP 29448888 A JP29448888 A JP 29448888A JP H01162103 A JPH01162103 A JP H01162103A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- area
- package
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/32—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring areas
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
- G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景〕
1哩へ11
本発明は、表面の面積を測定する電子装置に係わり、こ
の装置は特に接続の分野での、例えばはんだ付けの品質
検査に適用可能である。
の装置は特に接続の分野での、例えばはんだ付けの品質
検査に適用可能である。
例えばプリント基板にパッケージあるいは電子部品を接
続する場合、確実に機能するはんだ付け、即ち例えば温
度変化及び振動に一定期間耐え得る適正な電気的接触の
確立に十分な広さ及び厚みを有するはんだ付けが必要と
される。
続する場合、確実に機能するはんだ付け、即ち例えば温
度変化及び振動に一定期間耐え得る適正な電気的接触の
確立に十分な広さ及び厚みを有するはんだ付けが必要と
される。
この必要性は、回路が(例えば軍用あるいは宇宙用とし
て)苛酷な環境条件下に置かれる場合ますます重大とな
る。
て)苛酷な環境条件下に置かれる場合ますます重大とな
る。
先着m久説朋−
接続部の検査には様々な公知方法が有る。苛酷な環境の
下で用いられる主要な検査方法は、必要であれば双眼顕
微鏡を使用する視覚検査法である。
下で用いられる主要な検査方法は、必要であれば双眼顕
微鏡を使用する視覚検査法である。
この方法は、時間及び経費が掛かる点、効率に限界が有
る点、更に回路の密度に制約を置く点で不利である。上
記視覚検査が可能であるためには、部品あるいはパッケ
ージが互いに十分離隔していなければならず、しかも形
成されたはんだ付けが総て視覚で確認できなければ、即
ちパッケージあるいは部品の周辺に配置されていなけれ
ばならない、このことは、特に接続部の個数が多い場合
パッケージあるいは部品の占めるスペースを増大する。
る点、更に回路の密度に制約を置く点で不利である。上
記視覚検査が可能であるためには、部品あるいはパッケ
ージが互いに十分離隔していなければならず、しかも形
成されたはんだ付けが総て視覚で確認できなければ、即
ちパッケージあるいは部品の周辺に配置されていなけれ
ばならない、このことは、特に接続部の個数が多い場合
パッケージあるいは部品の占めるスペースを増大する。
このような事態は、特に集積が非常に大規模に実現され
た集積回路に該当する。
た集積回路に該当する。
本発明は、表面を測定する装置であって、電子的接続部
に適用された場合に従来の限界の排除を可能にする装置
の提供を目的とする。
に適用された場合に従来の限界の排除を可能にする装置
の提供を目的とする。
この目的を達成するために、測定されるべき表面に対向
して電極が配置され、表面と電極との間に電位差が設定
される。測定されるべき表面によって放出される荷電粒
子の個数は、特にこの表面の大きさに従属する。電流測
定によって荷電粒子を計数すれば、表面の測定が達成さ
れる。
して電極が配置され、表面と電極との間に電位差が設定
される。測定されるべき表面によって放出される荷電粒
子の個数は、特にこの表面の大きさに従属する。電流測
定によって荷電粒子を計数すれば、表面の測定が達成さ
れる。
本発明のその他の目的、特徴及び成果を、添付図面に示
した非限定的な具体例によって以下に詳述する。
した非限定的な具体例によって以下に詳述する。
添付図面の各図において、同じ構成要素には同じ参照符
号を付してあり、また明瞭に図示するために実際の寸法
は採用しなかった。
号を付してあり、また明瞭に図示するために実際の寸法
は採用しなかった。
第1図に、本発明による装置の、電子部品パッケージの
はんだ接着部の検査に用いられる一具体例を示す。
はんだ接着部の検査に用いられる一具体例を示す。
図示したパッケージ1ははんだ接着部50.51及び5
2によって、プリント基板のような基板4と電気的に接
続されている。
2によって、プリント基板のような基板4と電気的に接
続されている。
パッケージ1は電子部品10が設置されたベース11と
、電子部品10を覆うカバー12とを有する。電子部品
10は(接続線13、並びにベース11上あるいはベー
ス11中にデポジットされた図示しない導体によって)
例えばパッケージ1下面に配置されたこのパッケージ1
の外部接続パッドと電気的に接続されており、第1図に
は3個の外部接続パッドを符号14によって示す、パッ
ケージ1の各パッド14は基板4の対応するパッド63
と、接着部50〜52によって接続されている。
、電子部品10を覆うカバー12とを有する。電子部品
10は(接続線13、並びにベース11上あるいはベー
ス11中にデポジットされた図示しない導体によって)
例えばパッケージ1下面に配置されたこのパッケージ1
の外部接続パッドと電気的に接続されており、第1図に
は3個の外部接続パッドを符号14によって示す、パッ
ケージ1の各パッド14は基板4の対応するパッド63
と、接着部50〜52によって接続されている。
接着部50.51及び52に関連するパッド63は、基
板4によって支持された別のパッド、即ちパッド60.
62及び61とそれぞれ導体接続されている。パッド6
0.61及び62はパッケージ1の周辺に配置されてい
る。パッド60〜62のようなパッドは通常、部品の試
験用にか、あるいは接続部に必要な任意の調節用に設置
して用いられる。
板4によって支持された別のパッド、即ちパッド60.
62及び61とそれぞれ導体接続されている。パッド6
0.61及び62はパッケージ1の周辺に配置されてい
る。パッド60〜62のようなパッドは通常、部品の試
験用にか、あるいは接続部に必要な任意の調節用に設置
して用いられる。
本発明によれば、試験されるべき接着部の上方に電極7
が配置される。電極7には相対的に高い電位が印加され
、試験されるべきはんだ接着部に対応する外部接続パッ
ドには、例えばプローブチップ8によって相対的に低い
電位が印加される6図示した例では試験される接着部は
接着部50であり、従ってプローブチップ8は対応する
周辺パッド60に当てられる。好ましい具体例では、プ
ローブチップ8は例えば着脱可能なスリーブのような形
態の電気絶縁材料によって被覆されており、それによっ
て当然ながら端部での電子放出を除いた一切の望ましく
ない電子放出が防止されている。−変形例においてスリ
ーブは、望ましくない電子放出を更に減少するべく、プ
ローブチップ8がパッド60に接触した時バッド60を
も囲繞するような寸法を有し得る。
が配置される。電極7には相対的に高い電位が印加され
、試験されるべきはんだ接着部に対応する外部接続パッ
ドには、例えばプローブチップ8によって相対的に低い
電位が印加される6図示した例では試験される接着部は
接着部50であり、従ってプローブチップ8は対応する
周辺パッド60に当てられる。好ましい具体例では、プ
ローブチップ8は例えば着脱可能なスリーブのような形
態の電気絶縁材料によって被覆されており、それによっ
て当然ながら端部での電子放出を除いた一切の望ましく
ない電子放出が防止されている。−変形例においてスリ
ーブは、望ましくない電子放出を更に減少するべく、プ
ローブチップ8がパッド60に接触した時バッド60を
も囲繞するような寸法を有し得る。
第1図では電極7を、パッケージ1の全体を覆って伸張
するものとして示した。他の場合には、電極フはより小
さい面積を有し得る。例えば、電極7の面積は試験され
るべき接着部の面積と実質的に同等であり得る。
するものとして示した。他の場合には、電極フはより小
さい面積を有し得る。例えば、電極7の面積は試験され
るべき接着部の面積と実質的に同等であり得る。
本発明による装置は次のように機能する。
試験される接着部50はパッド60及びプローブチップ
8によって低い方の電位と接続され、従ってカソードを
構成して電子を放出し、この放出は電子放出面の面積、
即ちこの例では接着部50の水平に伸張する表面の面積
に比例して行なわれる。放出された電子の一部はアノー
ドとして機能する電極7によって直接捕捉され、また他
の一部は試験される接着部50とアノード7との間に場
合によって配置されたガス原子をイオン化する。イオン
化によってもたらされる電子もアノード7によって収集
される。これらの電子の全部によって、試験される接着
部50の上記水平表面の面積、電極7及び50間に存在
するガスの圧力、アノード7とカソード50との間に印
加される電圧並びにこれらの電極7.50の互いとの間
隔に従属する電流が創出される。
8によって低い方の電位と接続され、従ってカソードを
構成して電子を放出し、この放出は電子放出面の面積、
即ちこの例では接着部50の水平に伸張する表面の面積
に比例して行なわれる。放出された電子の一部はアノー
ドとして機能する電極7によって直接捕捉され、また他
の一部は試験される接着部50とアノード7との間に場
合によって配置されたガス原子をイオン化する。イオン
化によってもたらされる電子もアノード7によって収集
される。これらの電子の全部によって、試験される接着
部50の上記水平表面の面積、電極7及び50間に存在
するガスの圧力、アノード7とカソード50との間に印
加される電圧並びにこれらの電極7.50の互いとの間
隔に従属する電流が創出される。
即ち、試験される接着部の面積以外のパラメータが固定
されている場合、電流を測定すれば該面頂が求められる
と考えられる。面積の測定によってはんだ接着部の品質
を検査することができる。
されている場合、電流を測定すれば該面頂が求められる
と考えられる。面積の測定によってはんだ接着部の品質
を検査することができる。
面積が所定値に比較してあまりに大きい場合は、はんだ
が過剰に広がり、短絡が生起しかねないことが示唆され
る。反対に、面積が所定値に比較してあまりに小さい場
合は、電気的及び/または機械的接続が好ましく実現さ
れていない恐れが有る。
が過剰に広がり、短絡が生起しかねないことが示唆され
る。反対に、面積が所定値に比較してあまりに小さい場
合は、電気的及び/または機械的接続が好ましく実現さ
れていない恐れが有る。
本発明の一変形例では、電流測定をより正確にし、かつ
特に周囲ガスの圧力変動を排除するために、付加的な電
極(図示せず)によって発生される電流が周期的に測定
され、その際付加的な電極は基準電極として機能し、好
ましくは試験される接着部の面積に近似する既知面積を
有する。
特に周囲ガスの圧力変動を排除するために、付加的な電
極(図示せず)によって発生される電流が周期的に測定
され、その際付加的な電極は基準電極として機能し、好
ましくは試験される接着部の面積に近似する既知面積を
有する。
別の変形例によれば、印加電圧の極性は、電極7を周期
的にカソードとして使用するべく周期的に反転される。
的にカソードとして使用するべく周期的に反転される。
電極7はその面積が既知であるので基準電極として用い
られ得、この方法によっても電流測定は標準化され得る
。通常、カソードとアノードとの間に印加される電圧は
DC電圧でもAC電圧でもよい。
られ得、この方法によっても電流測定は標準化され得る
。通常、カソードとアノードとの間に印加される電圧は
DC電圧でもAC電圧でもよい。
本発明による装置は、はんだ接着部の体積の測定も可能
にする。測定される電流は電極間の電圧並びに電極同士
の間隔にも従属し、その他のパラメータが固定されてい
れば電圧を変化させることによって電極同士の(平均)
間隔が求められるので、上記体積測定はこの事実を用い
て実施される。アノードと基板(4)との間隔が既知で
あることから接着部の厚みと、従って対応する体積とが
求められ、なぜなら接着部の水平表面の面積は既に測定
されているからである。この付加的測定は、はんだ付け
の品質が二つの部分を接続する材料の量に関連するので
有用である。
にする。測定される電流は電極間の電圧並びに電極同士
の間隔にも従属し、その他のパラメータが固定されてい
れば電圧を変化させることによって電極同士の(平均)
間隔が求められるので、上記体積測定はこの事実を用い
て実施される。アノードと基板(4)との間隔が既知で
あることから接着部の厚みと、従って対応する体積とが
求められ、なぜなら接着部の水平表面の面積は既に測定
されているからである。この付加的測定は、はんだ付け
の品質が二つの部分を接続する材料の量に関連するので
有用である。
第2a図及び第2b図に、本発明の、同一基板上に取り
付けられた複数個の部品あるいはパッケージを試験し得
る一変形例を示す。
付けられた複数個の部品あるいはパッケージを試験し得
る一変形例を示す。
第2a図は、本発明装置の部分断面図である。この図も
第1図同様、基板4上に配置されたパッケージ1と、プ
ローブチップ8及びパッド60を介して低い方の電位と
接続された試験される接着部50とを示す。
第1図同様、基板4上に配置されたパッケージ1と、プ
ローブチップ8及びパッド60を介して低い方の電位と
接続された試験される接着部50とを示す。
ただ1個であった電極7は、パッケージ1に比較して幅
の狭い複数個の電極70によって置き換えられている。
の狭い複数個の電極70によって置き換えられている。
これらの電極フ0のうちのただ1個に高い方の電位が印
加される。
加される。
第2b図は、本発明装置の上面図である。この図は複数
個の部品あるいはパッケージ15を支持した基板4を概
略的に示し、特に試験される接着部50を有する部品1
と、低い方の電位と接続されたパッド60とを示す、電
極70は平行線状に配置されている。
個の部品あるいはパッケージ15を支持した基板4を概
略的に示し、特に試験される接着部50を有する部品1
と、低い方の電位と接続されたパッド60とを示す、電
極70は平行線状に配置されている。
電極70を上記のように配置することによって、電子の
放出を適正位置で実現すること、並びに試験する接着部
からの電子放出のみに対応する電流を集めることが可能
となり、その際複数個のパッドが相互接続されている基
板4のような基板においては1個のパッド(パッド60
)に電位を印加するとその他のパッドで電圧が不足する
ことが公知である0幅の狭いストリップの形態のアノー
ドを用いることで、同一アノードに対して複数個の接着
部が電子を放出する恐れをほぼゼロにすることができる
。
放出を適正位置で実現すること、並びに試験する接着部
からの電子放出のみに対応する電流を集めることが可能
となり、その際複数個のパッドが相互接続されている基
板4のような基板においては1個のパッド(パッド60
)に電位を印加するとその他のパッドで電圧が不足する
ことが公知である0幅の狭いストリップの形態のアノー
ドを用いることで、同一アノードに対して複数個の接着
部が電子を放出する恐れをほぼゼロにすることができる
。
別の変形例(図示せず)では、電子の放出は、例えばプ
ローブチップ8の支持部に固定された小面積(即ち試験
されるべき接着部の面積にほぼ等しい面積)のアノード
を用いることによって適正位置で実現される。
ローブチップ8の支持部に固定された小面積(即ち試験
されるべき接着部の面積にほぼ等しい面積)のアノード
を用いることによって適正位置で実現される。
第3図に、本発明による装置の一変形例を示す。
この図は例えば2個の接着部によって基板4と接続され
たパッケージ1を概略的に示し、上記2個の接着部のう
ち符号50を付された方の接着部は上述側同様、側方に
位置するパッド60と接続されている。
たパッケージ1を概略的に示し、上記2個の接着部のう
ち符号50を付された方の接着部は上述側同様、側方に
位置するパッド60と接続されている。
この変形例では、パッケージ1の下方に、従って試験さ
れるべき接着部50の近傍に配置するべく構成された電
極73を基板4が支持している。電極73は側方に位置
するパッドフ1と、接着部50が側方パッド60と接続
されているのと同様にして接続されている。上述側同様
パッド60は低い方の電位と接続され、第1図の電極7
と同様に機能する電w173はパッドフ1及びブローブ
チップフ5によって高い方の電位と接続される。
れるべき接着部50の近傍に配置するべく構成された電
極73を基板4が支持している。電極73は側方に位置
するパッドフ1と、接着部50が側方パッド60と接続
されているのと同様にして接続されている。上述側同様
パッド60は低い方の電位と接続され、第1図の電極7
と同様に機能する電w173はパッドフ1及びブローブ
チップフ5によって高い方の電位と接続される。
それによって接着部50は電子を放出し、接着部50と
電極フ3との間で測定される電流が接着部50の水平表
面の面積を表す。
電極フ3との間で測定される電流が接着部50の水平表
面の面積を表す。
第4図に、本発−明による装置の別の変形例を示す。こ
の例では低い方の電位は試験されるべき接着部に、パッ
ケージを介して印加される。
の例では低い方の電位は試験されるべき接着部に、パッ
ケージを介して印加される。
第4図も、2個の接着部によって基板4と接続されたパ
ッケージ1を示し、上記2個の接着部のうち符号50を
付された方が試験される。陽極はこの図では、例えば第
3図に示した例のものと同様で、即ちパッケージ1下方
で基板4上に配置された電極73の形態である。
ッケージ1を示し、上記2個の接着部のうち符号50を
付された方が試験される。陽極はこの図では、例えば第
3図に示した例のものと同様で、即ちパッケージ1下方
で基板4上に配置された電極73の形態である。
この変形例では、パッケージ1は上方パッド53を有し
、パッド53はパッケージ1側部において伸長して接着
部50に達している。そこで、低い方の電位と接続され
たプローブチップ8はパッド53に当てられ、それによ
って接着部50に低い方の電位を印加する。
、パッド53はパッケージ1側部において伸長して接着
部50に達している。そこで、低い方の電位と接続され
たプローブチップ8はパッド53に当てられ、それによ
って接着部50に低い方の電位を印加する。
第5図に、本発明による装置の別の変形例を示す、この
例ではアノードがパッケージによって支持される。
例ではアノードがパッケージによって支持される。
第5図でも、パッケージ1は基板4と複数個のはんだ接
着部によって接続されており、上記はんだ接着部のうち
符号50を付された接着部が試験される、接着部50は
例えば第4図に関して説明したような接続によって、即
ちパッケージ1上に配置されたパッド53を介して低い
方の電位と接続される。
着部によって接続されており、上記はんだ接着部のうち
符号50を付された接着部が試験される、接着部50は
例えば第4図に関して説明したような接続によって、即
ちパッケージ1上に配置されたパッド53を介して低い
方の電位と接続される。
この変形例では、ここで符号72を付して示す本発明装
置のアノードはパッケージ1自体の下面、即ち接着部が
配置されている面に取り付けられている。高い方の電位
の印加は、プローブチップ75がパッケージ1上に配置
されたパッド73と接触することによって実現される。
置のアノードはパッケージ1自体の下面、即ち接着部が
配置されている面に取り付けられている。高い方の電位
の印加は、プローブチップ75がパッケージ1上に配置
されたパッド73と接触することによって実現される。
パッド73とアノード72とは、例えばパッケージ1内
部で接続される。
部で接続される。
第6図に、本発明による装置の別の変形例を示す、この
例ではアノードがパッケージのカバー自体によって構成
される。
例ではアノードがパッケージのカバー自体によって構成
される。
第6図も、特に試験される接着部50によって基板4と
接続されたパッケージ1を示し、かつ接着部50に低い
方の電位を印加するのに用いられる第3図に示したよう
なパッド60及びプローブチップ8をも一例として示す
。
接続されたパッケージ1を示し、かつ接着部50に低い
方の電位を印加するのに用いられる第3図に示したよう
なパッド60及びプローブチップ8をも一例として示す
。
この変形例では、アノードはパッケージ1のカバー76
によって構成されており、カバー76に高い方の電位が
プローブチップ75によって印加される。
によって構成されており、カバー76に高い方の電位が
プローブチップ75によって印加される。
当然ながら、この変形例はカバー76が導電性であり、
かつパッケージ1のその他の部分から絶縁されている場
合にのみ用いることができる。
かつパッケージ1のその他の部分から絶縁されている場
合にのみ用いることができる。
第7図に、本発明による装置の別の変形例を示す。この
例ではアノードがパッケージの周辺において基板上に配
置される。
例ではアノードがパッケージの周辺において基板上に配
置される。
第7図に示したパッケージ1も、接着部50によって基
板4と接続されている。接着部50は低い方の電位と、
例えば第3図に示したようにして接続されている。
板4と接続されている。接着部50は低い方の電位と、
例えば第3図に示したようにして接続されている。
この変形例では、アノードはバラゲージ1周辺において
基板4上に配置されたパッド74によって構成されてお
り、このパッド74に10−プチツプ75が電位を印加
する。
基板4上に配置されたパッド74によって構成されてお
り、このパッド74に10−プチツプ75が電位を印加
する。
第8図に、本発明による装置の別の変形例を示す。この
変形例は“周辺グリッド”型のパッケージに関連する。
変形例は“周辺グリッド”型のパッケージに関連する。
パッケージ1は基板4と、主にフレームもしくは“周辺
グリッドによって支持された1組の接続部によって電気
的に接続されており、第8図ではそれらの接続部のうち
の1個を符号54によって示す。上記グリッドの、パッ
ケージ1に固定された接続部は基板4のパッド、例えば
パッド55とはんだ付けによって接続されている。
グリッドによって支持された1組の接続部によって電気
的に接続されており、第8図ではそれらの接続部のうち
の1個を符号54によって示す。上記グリッドの、パッ
ケージ1に固定された接続部は基板4のパッド、例えば
パッド55とはんだ付けによって接続されている。
本発明によれば、基板4は更に、プローブデツプ75に
よって高い方の電位と接続されるパッド74を有する。
よって高い方の電位と接続されるパッド74を有する。
低い方の電位と接続されたプローブチップ8は接続部5
4の、例えばパッケージ1の上方レベルに位置する上方
部分に接触する。装置が先に述べたように機能し、接続
部54とパッド55とから成るユニットからアノード7
4へと電子が放出される。
4の、例えばパッケージ1の上方レベルに位置する上方
部分に接触する。装置が先に述べたように機能し、接続
部54とパッド55とから成るユニットからアノード7
4へと電子が放出される。
第9a図及び第9b図はそれぞれ、本発明による装置の
一変形例の断面図及び上面図である。この変形例では測
定されるべき表面がチャンバ内に配置され、かつチャン
バ内で電子ビームが用いられる。
一変形例の断面図及び上面図である。この変形例では測
定されるべき表面がチャンバ内に配置され、かつチャン
バ内で電子ビームが用いられる。
第9a図に、パッケージ1を初め複数個のパッケージを
支持する基板4と、高い方の電位並びに低い方の電位と
それぞれ接続されたアノード7及びプローブチップ8と
を示す。これらの構成要素から成るユニツ1〜全体がチ
ャンバE内に配置されている。チャンバE内の圧力は、
例えば外部圧力より低下させて、数ミリバールの範囲内
であり得る高さにされている。
支持する基板4と、高い方の電位並びに低い方の電位と
それぞれ接続されたアノード7及びプローブチップ8と
を示す。これらの構成要素から成るユニツ1〜全体がチ
ャンバE内に配置されている。チャンバE内の圧力は、
例えば外部圧力より低下させて、数ミリバールの範囲内
であり得る高さにされている。
チャンバE内には、電子ビームFを発生する手段も配置
されている。この手段は例えば電子放出カソードK並び
に電子収集アノードへの形態であり、電子ビームFは試
験されるべき接着部と電極7との間においてチャンバE
内を通過する。
されている。この手段は例えば電子放出カソードK並び
に電子収集アノードへの形態であり、電子ビームFは試
験されるべき接着部と電極7との間においてチャンバE
内を通過する。
補助的なビームFによって、電極7とプローブチップ8
との間に必要な電圧を減少することが可能となる。
との間に必要な電圧を減少することが可能となる。
第9b図は第9a図に示した変形例の上面図であり、こ
の図からは、1個のアノード八ではなく複数個のアノー
ド^3、^2、・・・・・・、^4、・・・・・・、^
7が設置されていることが知見される。試験される特定
部品に従いアノード^、〜^7の中からただ111mの
アノードが選択されて、高い方の電位を印加され、それ
によってビームFは試験されるべき部品のみの上を通過
し、即ち電子の放出が適正位置で実現される。
の図からは、1個のアノード八ではなく複数個のアノー
ド^3、^2、・・・・・・、^4、・・・・・・、^
7が設置されていることが知見される。試験される特定
部品に従いアノード^、〜^7の中からただ111mの
アノードが選択されて、高い方の電位を印加され、それ
によってビームFは試験されるべき部品のみの上を通過
し、即ち電子の放出が適正位置で実現される。
このように、表面の面積を測定する本発明装置を用いる
ことによってはんだ付けの品質を検査することが可能で
あり、その際検査は゛はんだ付けの水平表面の面積並び
に対応する体積を測定することによって実施され、この
ような検査ははんだ付けが視覚で確認可能であるかどう
かにかかわらず、また上記表面の形状(平坦であるか、
展開可能であるか、あるいは展開可能でも平坦でもない
か)からも、またはんだ付けの、(例えば゛パッドグリ
ッドアレイ”として公知であるような)パッケージはん
だ付け、(例えば“フリップチップ”として公知である
ような)部品はんだ付けその他のいかなる用途からも独
立に可能であることは明白である。上記検査は、試験さ
れるべき接着部名々に関して得られた値を一定の範囲内
に予め設定した基準値と比較することによって、あるい
はまた1組のはんだ付は表面総ての面積を連続的に測定
して平均値を求め、極端な値を拾い出すことによって実
施され得る。
ことによってはんだ付けの品質を検査することが可能で
あり、その際検査は゛はんだ付けの水平表面の面積並び
に対応する体積を測定することによって実施され、この
ような検査ははんだ付けが視覚で確認可能であるかどう
かにかかわらず、また上記表面の形状(平坦であるか、
展開可能であるか、あるいは展開可能でも平坦でもない
か)からも、またはんだ付けの、(例えば゛パッドグリ
ッドアレイ”として公知であるような)パッケージはん
だ付け、(例えば“フリップチップ”として公知である
ような)部品はんだ付けその他のいかなる用途からも独
立に可能であることは明白である。上記検査は、試験さ
れるべき接着部名々に関して得られた値を一定の範囲内
に予め設定した基準値と比較することによって、あるい
はまた1組のはんだ付は表面総ての面積を連続的に測定
して平均値を求め、極端な値を拾い出すことによって実
施され得る。
本発明による装置は、例えば特にシルクスクリーン印刷
法で基板にデポジットされた導電パターンの検査にも用
いられ得る。
法で基板にデポジットされた導電パターンの検査にも用
いられ得る。
本発明装置はまた、第10図に示したように絶縁パター
ンの検査に用いることもできる。
ンの検査に用いることもできる。
第10図に示した絶縁基板90には絶縁パターン91が
デボジッ、トされており、今、このパターン91の面積
が検査されるものとする。検査のために、基板90の反
対側にパターン91の面積に近い面積を有する導電パタ
ーン93がデポジットされ、このパターン93に低い方
の電位がプローブチップ94によって印加される。パタ
ーン91上方には、高い方の電位と接続された電極92
が配置される。
デボジッ、トされており、今、このパターン91の面積
が検査されるものとする。検査のために、基板90の反
対側にパターン91の面積に近い面積を有する導電パタ
ーン93がデポジットされ、このパターン93に低い方
の電位がプローブチップ94によって印加される。パタ
ーン91上方には、高い方の電位と接続された電極92
が配置される。
導電パターン93は、絶縁パターン91表面に低い方の
電位が印加されることを可能にするべく機能する。電極
92及び93間の電位差はDCあるいはACである。従
って、装置は先に述べたのと同様に機能する。
電位が印加されることを可能にするべく機能する。電極
92及び93間の電位差はDCあるいはACである。従
って、装置は先に述べたのと同様に機能する。
第1図は本発明による装置の、電子部品パッケージのは
んだ付けの検査に用いられる第一の具体例の説明図、第
2a図及び第2b図は本発明による装置の、同一基板上
に取り付けられた複数個の部品あるいはパッケージの接
続部の検査に用いられる変形例の説明図、第3図〜第8
図は第1図に示した具体例の様々な変形例の説明図、第
9a図及び第9b図は本発明による装置の、補助的な電
子ビームが用いられる変形例の説明図、第10図は本発
明による装置の、絶縁層の検査に用いられる別の具体例
の説明図である。 7・・・・・・電極、60,61.62・・・・・・パ
ッド。
んだ付けの検査に用いられる第一の具体例の説明図、第
2a図及び第2b図は本発明による装置の、同一基板上
に取り付けられた複数個の部品あるいはパッケージの接
続部の検査に用いられる変形例の説明図、第3図〜第8
図は第1図に示した具体例の様々な変形例の説明図、第
9a図及び第9b図は本発明による装置の、補助的な電
子ビームが用いられる変形例の説明図、第10図は本発
明による装置の、絶縁層の検査に用いられる別の具体例
の説明図である。 7・・・・・・電極、60,61.62・・・・・・パ
ッド。
Claims (9)
- (1)表面の面積を電子的に測定する装置であって、測
定されるべき表面と向き合うように配置され、かつ第一
の電位と接続され得る電極と、測定されるべき表面が電
子を放出するように該表面を第一の電位より低い電位と
接続する手段と、前記表面と前記電極との間の電流を測
定する手段とを含み、前記放出される電子の個数は前記
表面の面積の関数であり、前記電流はこの電子の個数を
表し、従って前記表面の面積を表す装置。 - (2)前記表面が導電性表面であることを特徴とする請
求項1に記載の装置。 - (3)前記表面が絶縁性表面であり、前記表面を接続す
る前記手段は前記表面と実質的に同じ面積を有する導電
性パターンを含み、このパターンは前記電極が位置する
のとは反対の側で前記表面にか、あるいは介在する基板
に接触しつつ前記表面と向き合うように配置されている
ことを特徴とする請求項1に記載の装置。 - (4)前記電極の面積が測定されるべき表面の面積に近
似することを特徴とする請求項1に記載の装置。 - (5)内部のガス圧が低いチャンバを更に含み、前記表
面及び前記電極はこのチャンバ内に配置されていること
を特徴とする請求項1に記載の装置。 - (6)前記表面と前記電極との間に電子ビームを発生す
る手段を更に含むことを特徴とする請求項1に記載の装
置。 - (7)放出される電子を適正に配置する手段を更に含む
ことを特徴とする請求項1に記載の装置。 - (8)請求項1に記載の装置の、測定されるべき表面を
構成するはんだ付けの検査への適用。 - (9)請求項1に記載の装置の、測定されるべき表面を
構成する、基板にデポジットされたパターンの検査への
適用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716072A FR2623615B1 (fr) | 1987-11-20 | 1987-11-20 | Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion |
| FR8716072 | 1987-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162103A true JPH01162103A (ja) | 1989-06-26 |
| JP2812692B2 JP2812692B2 (ja) | 1998-10-22 |
Family
ID=9356986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63294488A Expired - Lifetime JP2812692B2 (ja) | 1987-11-20 | 1988-11-21 | はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0317440B1 (ja) |
| JP (1) | JP2812692B2 (ja) |
| DE (1) | DE3850638T2 (ja) |
| ES (1) | ES2056118T3 (ja) |
| FR (1) | FR2623615B1 (ja) |
| HK (1) | HK14797A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625292A (en) * | 1990-12-20 | 1997-04-29 | Hewlett-Packard Company | System for measuring the integrity of an electrical contact |
| US5124660A (en) | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
| FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
| CN105865319A (zh) * | 2016-03-31 | 2016-08-17 | 华为技术有限公司 | 一种印制电路板pcb的测试方法、pcb的制作方法以及pcb |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507605A (en) * | 1982-05-17 | 1985-03-26 | Testamatic, Incorporated | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items |
| IL68568A0 (en) * | 1983-05-04 | 1983-09-30 | Optrotech Ltd | Apparatus and method for automatic inspection of printed circuitboards |
| DE3445213A1 (de) * | 1984-12-12 | 1986-06-12 | Degussa Ag, 6000 Frankfurt | Verfahren und vorrichtung zur kontrolle der bindungsqualitaet von kontaktstuecken |
-
1987
- 1987-11-20 FR FR8716072A patent/FR2623615B1/fr not_active Expired - Lifetime
-
1988
- 1988-11-18 ES ES88402902T patent/ES2056118T3/es not_active Expired - Lifetime
- 1988-11-18 DE DE3850638T patent/DE3850638T2/de not_active Expired - Fee Related
- 1988-11-18 EP EP88402902A patent/EP0317440B1/fr not_active Expired - Lifetime
- 1988-11-21 JP JP63294488A patent/JP2812692B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-05 HK HK14797A patent/HK14797A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2812692B2 (ja) | 1998-10-22 |
| DE3850638T2 (de) | 1995-01-12 |
| EP0317440B1 (fr) | 1994-07-13 |
| ES2056118T3 (es) | 1994-10-01 |
| HK14797A (en) | 1997-02-14 |
| EP0317440A1 (fr) | 1989-05-24 |
| FR2623615B1 (fr) | 1991-01-25 |
| DE3850638D1 (de) | 1994-08-18 |
| FR2623615A1 (fr) | 1989-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373258B2 (en) | Non-contact board inspection probe | |
| US4507605A (en) | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items | |
| US4771230A (en) | Electro-luminescent method and testing system for unpopulated printed circuit boards, ceramic substrates, and the like having both electrical and electro-optical read-out | |
| TWI821332B (zh) | 檢查工具及檢查裝置 | |
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| JPWO2020145073A1 (ja) | 接触端子、検査治具、及び検査装置 | |
| JPH01162103A (ja) | はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 | |
| US4621232A (en) | Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure | |
| JP2020009978A (ja) | 回路装置、テスタ、検査装置及び回路基板の反り調整方法 | |
| JP2010025765A (ja) | 検査用接触構造体 | |
| EP0066087B1 (en) | Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure | |
| JPS63138745A (ja) | プロ−バ用載置台の構造 | |
| KR100890190B1 (ko) | 프로브 카드 제조방법 | |
| JP4181019B2 (ja) | 基板検査装置及び基板検査方法 | |
| TWI878340B (zh) | 檢查治具以及檢查裝置 | |
| JP3804047B2 (ja) | 回路基板の検査装置および検査方法 | |
| KR20210050292A (ko) | Pcb 검사장치 및 그 검사방법 | |
| CN117148027B (zh) | 电迁移测试装置及方法 | |
| JP4334684B2 (ja) | 基板検査用センサおよび基板検査装置 | |
| JP4287255B2 (ja) | 基板検査装置及び基板検査方法 | |
| JP2980952B2 (ja) | プローブボード | |
| JPH04342150A (ja) | 半導体装置の検査方法 | |
| JP2010066031A (ja) | 回路基板検査装置 | |
| WO2026018842A1 (ja) | 電気的接続装置 | |
| JPH0725724Y2 (ja) | マイクロパッド |