JPH01164151A - 符号判定基準電圧生成方式 - Google Patents
符号判定基準電圧生成方式Info
- Publication number
- JPH01164151A JPH01164151A JP32141687A JP32141687A JPH01164151A JP H01164151 A JPH01164151 A JP H01164151A JP 32141687 A JP32141687 A JP 32141687A JP 32141687 A JP32141687 A JP 32141687A JP H01164151 A JPH01164151 A JP H01164151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- reference voltage
- demodulated signal
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 abstract description 41
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 101150066312 RAB2A gene Proteins 0.000 description 1
- 102000011070 Rab3 Human genes 0.000 description 1
- 108050001276 Rab3 Proteins 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003889 eye drop Substances 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はディジタル信号で変調された信号の復調に必要
な符号判定に用いる判定電圧の基準電圧の生成方式に関
するものである。
な符号判定に用いる判定電圧の基準電圧の生成方式に関
するものである。
(従来の技術)
近年、ディジタル信号の伝送を無線で行いたいとする要
求が出て来ている。特に移動無線用のシングルチャネル
パーキャリア(Single ChannelPer
Carrier)方式では、二値のディジタル信号で直
接FM変調する方式や、伝送帯域幅を狭くするために二
値のディジタル信号を低域F波器(以下、LPFという
)に通した後にFM変調する方式等が採用されている。
求が出て来ている。特に移動無線用のシングルチャネル
パーキャリア(Single ChannelPer
Carrier)方式では、二値のディジタル信号で直
接FM変調する方式や、伝送帯域幅を狭くするために二
値のディジタル信号を低域F波器(以下、LPFという
)に通した後にFM変調する方式等が採用されている。
前記LPFとしてガウスフィルタを用いた方式はCMS
K (Gausgian Filter Manipu
−Llated Minimum 5hift Key
ing)と呼ばれ極めて帯域の狭い変調方式である。ま
た、二値のディジタル信号を多値、例えば回位に変換し
た後LPFを通してF’M変調する方式もある°。
K (Gausgian Filter Manipu
−Llated Minimum 5hift Key
ing)と呼ばれ極めて帯域の狭い変調方式である。ま
た、二値のディジタル信号を多値、例えば回位に変換し
た後LPFを通してF’M変調する方式もある°。
以上いずれの変調方式も二値又は多値の周波数変調波と
考えることができる。これらの周波数変調波はその生成
過程から明らかなように直流成分を含むものであるから
、変調過程、伝送過程、復調過程のすべてにわたって直
流成分を考慮しなければならない。しかしながら以下の
2つの理由により、この直流成分の伝送は極めて困難で
ある。
考えることができる。これらの周波数変調波はその生成
過程から明らかなように直流成分を含むものであるから
、変調過程、伝送過程、復調過程のすべてにわたって直
流成分を考慮しなければならない。しかしながら以下の
2つの理由により、この直流成分の伝送は極めて困難で
ある。
即ち、
(イ)送信周波数と受信周波数は温度等の環境条件の変
化によりそれぞれ変動し、その相対的ずれは復調した際
の直流電位のずれとなって現われる。
化によりそれぞれ変動し、その相対的ずれは復調した際
の直流電位のずれとなって現われる。
この直流電位のずれを防ぐために、受信機の周波数弁別
器の出力側に直流遮断用の回路を入れることが多い。
器の出力側に直流遮断用の回路を入れることが多い。
仲) 送信周波数を切シ替えて使用する必要性から、近
年搬送波の生成に周波数シンセサイザが用いられている
が、これにFM変調を行う場合、直流成分まで考慮する
と回路が極めて複雑なものとなる。
年搬送波の生成に周波数シンセサイザが用いられている
が、これにFM変調を行う場合、直流成分まで考慮する
と回路が極めて複雑なものとなる。
以上の理由により直流成分を伝送しない方式が望まれる
が、直流成分を伝送しない場合には別の問題が生ずる。
が、直流成分を伝送しない場合には別の問題が生ずる。
この問題点を二値の周波数変調の場合を例にとって以下
説明する。
説明する。
第2図は送信機の構成図であって、1は入力端子、2は
変調器、3は増幅器、4は送信アンテナである。第3図
は従来の受信機の構成図であって、5は受信アンテナ、
6は高周波増幅器、2は周波数変換用混合器、8は局部
発振器、9は帯域F波器を含む中間周波増幅器、10は
周波数弁別器、11は直流遮断回路、12はアナログ比
較器、13は出力端子、14は符号判定基準電圧を入力
する入力端子である。
変調器、3は増幅器、4は送信アンテナである。第3図
は従来の受信機の構成図であって、5は受信アンテナ、
6は高周波増幅器、2は周波数変換用混合器、8は局部
発振器、9は帯域F波器を含む中間周波増幅器、10は
周波数弁別器、11は直流遮断回路、12はアナログ比
較器、13は出力端子、14は符号判定基準電圧を入力
する入力端子である。
まず、第2図に示す送信機の入力端子lに第4図(a)
に示す入力データが加えられると、変調器2はこの入力
データに基づいて周波数変調を行ない、周波数変調され
た信号は増幅器3で増幅され、送信アンテナ4から送信
される。送信された電波は第3図に示す受信機の受信ア
ンテナ5でとらえられ、高周波増幅器6で増幅され、周
波数変換用混合器2において局部発振器8からの局部発
振出力により周波数変換されて中間周波となる。この中
間周波は、帯域F波器を含む中間周波増幅器9で増幅さ
れ、周波数弁別器10で周波数検波される。
に示す入力データが加えられると、変調器2はこの入力
データに基づいて周波数変調を行ない、周波数変調され
た信号は増幅器3で増幅され、送信アンテナ4から送信
される。送信された電波は第3図に示す受信機の受信ア
ンテナ5でとらえられ、高周波増幅器6で増幅され、周
波数変換用混合器2において局部発振器8からの局部発
振出力により周波数変換されて中間周波となる。この中
間周波は、帯域F波器を含む中間周波増幅器9で増幅さ
れ、周波数弁別器10で周波数検波される。
この検波出力は直流遮断回路11で直流成分を遮断され
、第4図(b)に示すような波形の復調出力となる。ア
ナログ比較器12は前記復調出力と入力端子14から入
力される符号判定基準電圧とを比較して、当該復調出力
のVペルの方が高い場合には出力端子13に「1」を、
逆に低い場合には「0」を出力する。
、第4図(b)に示すような波形の復調出力となる。ア
ナログ比較器12は前記復調出力と入力端子14から入
力される符号判定基準電圧とを比較して、当該復調出力
のVペルの方が高い場合には出力端子13に「1」を、
逆に低い場合には「0」を出力する。
前記復調出力の波形は第4図(b)に示すように、(、
)に示す入力データの波形と異っている。即ち復調出力
の波形は、第2図に示す送信機の変調器2と、第3図に
示す受信機の直流遮断回路11の作用によって波形ひず
みを受け、その中心値は第4図(b)の点線のように変
動する。しかし、入力端子14からの符号判定基準電圧
は第4図(b)のAで示すように固定された電圧である
ので、アナログ比較器12における判定マージンが変動
することとなり、判定マージンが小さくなった時に誤っ
た判定を行ない、伝送誤シ率が悪化することがあった。
)に示す入力データの波形と異っている。即ち復調出力
の波形は、第2図に示す送信機の変調器2と、第3図に
示す受信機の直流遮断回路11の作用によって波形ひず
みを受け、その中心値は第4図(b)の点線のように変
動する。しかし、入力端子14からの符号判定基準電圧
は第4図(b)のAで示すように固定された電圧である
ので、アナログ比較器12における判定マージンが変動
することとなり、判定マージンが小さくなった時に誤っ
た判定を行ない、伝送誤シ率が悪化することがあった。
特に、伝送帯域を狭くするために多値化した場合や、G
MSKのように等何曲に多値となっている場合にその影
響が大きい。
MSKのように等何曲に多値となっている場合にその影
響が大きい。
第5図はGMSK等のディジタル位相変調した信号を復
調する遅延位相検波回路の一例である(例えば特願昭5
8−112805 「遅延位相検波回路」)。
調する遅延位相検波回路の一例である(例えば特願昭5
8−112805 「遅延位相検波回路」)。
第5図に示す回路の動作を以下簡単に説明する。
第5図において、 GMSK等のディジタル位相変調さ
れた信号を受信アンテナ5で受信し、高周波増幅器6で
増幅し、周波数変換用混合器7において局部発振器8か
らの局部発振出力と混合して中間周波に変換し、帯域F
波器を含む中間周波増幅器9で増幅し、リミッタ15を
通して1/n分周器16で分周する。当該1/n分周器
16によって周波数及び位相変調度は1/n (nは2
以上の整数)となる。前記1/n分周器16の出力はエ
クスクル−シブオア回路17の一方の端子に加えられ、
他方の端子には遅延回路18で一定の遅延、例えば入力
信号のディジタル変調の2ビツトに相当する時間遅延さ
せた信号を加える。エクスクル−シブオア回路17の出
力は低域F波器19、直流遮断回路20、演算増幅器2
ノを通して出力端子22に加えられる。出力端子22の
出力は図示しないコン・リークに加えられ、「1」又は
rOJの復調信号が得られる。第6図は低域F波器19
の出力に得られるアイバタンである。前記アイノぐタン
はBb−T=0.25のGMSKを受信し、遅延回路1
8の遅延時間を入力ディジタル信号の2ビツトに相当す
る時間に選んだ場合を示す。但し、Bbは変調の際に使
用するガウスフィルタの帯域幅、Tはディジタル信号の
ビットレートの逆数である。第6図のアイd’タンの横
軸は時間経過を示し、Tは1ビツト相当の時間を示す。
れた信号を受信アンテナ5で受信し、高周波増幅器6で
増幅し、周波数変換用混合器7において局部発振器8か
らの局部発振出力と混合して中間周波に変換し、帯域F
波器を含む中間周波増幅器9で増幅し、リミッタ15を
通して1/n分周器16で分周する。当該1/n分周器
16によって周波数及び位相変調度は1/n (nは2
以上の整数)となる。前記1/n分周器16の出力はエ
クスクル−シブオア回路17の一方の端子に加えられ、
他方の端子には遅延回路18で一定の遅延、例えば入力
信号のディジタル変調の2ビツトに相当する時間遅延さ
せた信号を加える。エクスクル−シブオア回路17の出
力は低域F波器19、直流遮断回路20、演算増幅器2
ノを通して出力端子22に加えられる。出力端子22の
出力は図示しないコン・リークに加えられ、「1」又は
rOJの復調信号が得られる。第6図は低域F波器19
の出力に得られるアイバタンである。前記アイノぐタン
はBb−T=0.25のGMSKを受信し、遅延回路1
8の遅延時間を入力ディジタル信号の2ビツトに相当す
る時間に選んだ場合を示す。但し、Bbは変調の際に使
用するガウスフィルタの帯域幅、Tはディジタル信号の
ビットレートの逆数である。第6図のアイd’タンの横
軸は時間経過を示し、Tは1ビツト相当の時間を示す。
前記アイノ4タンは先行の2ビツトによって、第7図(
a) 、 (b) 、 (c) 9 (d)に示すよう
に4つに分類できる。(a)は時刻0−T 、 T〜2
Tのときのビット、(以下、先行ビットという)が1,
1のときを示し、時刻3TにおいてLaで示しだレベル
を越えているときは時刻2T〜3Tのビットが1である
と判定し、Laを越えないときは0であると判定する。
a) 、 (b) 、 (c) 9 (d)に示すよう
に4つに分類できる。(a)は時刻0−T 、 T〜2
Tのときのビット、(以下、先行ビットという)が1,
1のときを示し、時刻3TにおいてLaで示しだレベル
を越えているときは時刻2T〜3Tのビットが1である
と判定し、Laを越えないときは0であると判定する。
同様に(b)は先行ビットが0.1の場合を示し、判定
レベルはI4.である。(、?)は先行ビット1,0で
判定レベルがLc、(d)は先行ビットが0,0で判定
レベルがLdである。このように先行ビットに対応して
判定レベルを決定すれば極めて効率の良い検波を行うこ
とができる。
レベルはI4.である。(、?)は先行ビット1,0で
判定レベルがLc、(d)は先行ビットが0,0で判定
レベルがLdである。このように先行ビットに対応して
判定レベルを決定すれば極めて効率の良い検波を行うこ
とができる。
しかしながら、二値の周波数変調の場合と同様に、変調
過程、伝送過程、復調過程で直流成分が失なわれると第
6図に示すアイ・ぐタンの中心値Cが変動し、第7図に
示す判定レベルLa、Lb、Lc、Ldが固定電圧であ
るため判定マージンが小さくなり判定に誤りが起り易く
なる。
過程、伝送過程、復調過程で直流成分が失なわれると第
6図に示すアイ・ぐタンの中心値Cが変動し、第7図に
示す判定レベルLa、Lb、Lc、Ldが固定電圧であ
るため判定マージンが小さくなり判定に誤りが起り易く
なる。
(発明が解決しようとする問題点)
以上説明したように、従来の受信機においては復調信号
の中心電圧が直流成分の遮断により変動するのに対し、
符号判定の基準となる判定電圧は固定であるので、判定
マージンが変動し、小さくなる場合が生じ、判定に誤り
を生じていた。この問題点を解決するには復調信号の中
心電圧の変動に追従する判定電圧を生成するための基準
電圧が必要となる。
の中心電圧が直流成分の遮断により変動するのに対し、
符号判定の基準となる判定電圧は固定であるので、判定
マージンが変動し、小さくなる場合が生じ、判定に誤り
を生じていた。この問題点を解決するには復調信号の中
心電圧の変動に追従する判定電圧を生成するための基準
電圧が必要となる。
本発明は復調信号の中心電圧の変動に追従する基準電圧
を生成する符号判定基準電圧生成方式を提供することを
目的とする。
を生成する符号判定基準電圧生成方式を提供することを
目的とする。
(問題点を解決するだめの手段)
本発明は、ディジタル信号で変調された信号を復調した
復調信号の符号判定に用いる判定電圧の基準電圧を生成
する符号判定基準電圧生成方式において、符号判定タイ
ミングで復調信号の符号を判定して対応する電圧保持手
段を選択し、前記符号判定タイミングに先立つ特定のタ
イミングで予め記憶した復調信号電圧と基準電圧との差
の電圧を前記選択した電圧保持手段により保持し、前記
選択した電圧保持手段及び残りの各電圧保持手段により
保持している電圧を加算して低域p波器を通し、前記低
域F波器の出力電圧を基準電圧とすることを特徴とする
符号判定基準電圧生成方式である。
復調信号の符号判定に用いる判定電圧の基準電圧を生成
する符号判定基準電圧生成方式において、符号判定タイ
ミングで復調信号の符号を判定して対応する電圧保持手
段を選択し、前記符号判定タイミングに先立つ特定のタ
イミングで予め記憶した復調信号電圧と基準電圧との差
の電圧を前記選択した電圧保持手段により保持し、前記
選択した電圧保持手段及び残りの各電圧保持手段により
保持している電圧を加算して低域p波器を通し、前記低
域F波器の出力電圧を基準電圧とすることを特徴とする
符号判定基準電圧生成方式である。
(作用)
符号判定タイミングに先立つ特定タイミングで復調信号
の電圧を記憶保持する。次いで前記符号判定タイミング
で復調信号の符号を判別し、その結果に基づいて前記特
定タイミングにおける復調信号の電圧レベルを想定し、
当該電圧レベルに対応する電圧保持手段を動作させて前
記特定タイミングで記憶保持した復調信号の電圧と基準
電圧との差の電圧を保持する。電圧保持手段は前記電圧
レベルの種類分だけ設けられ、符号判定ごとに、特定タ
イミングにおける復調信号の電圧をその電圧レベルに対
応した電圧保持手段に保持していく。
の電圧を記憶保持する。次いで前記符号判定タイミング
で復調信号の符号を判別し、その結果に基づいて前記特
定タイミングにおける復調信号の電圧レベルを想定し、
当該電圧レベルに対応する電圧保持手段を動作させて前
記特定タイミングで記憶保持した復調信号の電圧と基準
電圧との差の電圧を保持する。電圧保持手段は前記電圧
レベルの種類分だけ設けられ、符号判定ごとに、特定タ
イミングにおける復調信号の電圧をその電圧レベルに対
応した電圧保持手段に保持していく。
前記各電圧保持手段により保持した電圧は加算され低域
F波器を通され、基準電圧となる。当該基準電圧は前記
各電圧保持手段に保持されている電圧の中心値となるの
で、復調信号の中心値に追従した電圧となる。従って、
前記基準電圧を基準とする符号判定のだめの判定電圧に
より復調信号の符号判定を行なえば、直流遮断による中
心値変動の影響を受けることのない、誤シの少い判定を
実現できる。
F波器を通され、基準電圧となる。当該基準電圧は前記
各電圧保持手段に保持されている電圧の中心値となるの
で、復調信号の中心値に追従した電圧となる。従って、
前記基準電圧を基準とする符号判定のだめの判定電圧に
より復調信号の符号判定を行なえば、直流遮断による中
心値変動の影響を受けることのない、誤シの少い判定を
実現できる。
(実施例)
第1図は本発明の実施例の構成図であって、23は復調
信号が入力される入力端子、24は一端が入力端子23
に接続されているCMOSスイッチ、25は一端が接地
され他端がCMOSスイッチ24の他端に接続されてい
るコンデンサ、26は入力端子がCMOSスイッチ24
の他端及びコンデンサ25に接続されている演算増幅器
、27は5個のCMOSスイッチ27−1〜27−5か
ら構成され当該CMOSスイッチ27−1〜27−5の
一端が全て演算増幅器26の出力端に共通に接続されて
いるCMOSスイッチ群、28は5個のコンデンサ28
−1〜28−5から構成され当該各コンデンサ28−1
〜28−5の一端が対応する前記CMOSスイッチ27
−1〜27−5の他端に接続されているコンデンサ群、
29は5個の演算増幅器29−1〜29−5から構成さ
れ当該各演算増幅器29−1〜29−5の入力端が各C
MOSスイッチ27−1〜27−5の他端及び各コンデ
ンサ28−1〜28−5の前記一端にそれぞれ接続され
ている演算増幅器群、30は各演算増幅器29−1〜2
9−5の出力端に接続され当該各演算増幅器29−1〜
29−5の出力を加算して出力する加算回路、31は一
端が接地され他端が加算回路30の出力端及び各コンデ
ンサ28−1〜28−5の他端に接続されているコンデ
ンサ、32は入力端が演算増幅器29−1 、29−2
.29−4 、25−5及び加算回路30の出力端に接
続され判定レベルL’a + ”b +Lc、Ldを生
成する判定電圧生成回路、33は判定電圧生成回路32
に接続され前記判定レベルLa。
信号が入力される入力端子、24は一端が入力端子23
に接続されているCMOSスイッチ、25は一端が接地
され他端がCMOSスイッチ24の他端に接続されてい
るコンデンサ、26は入力端子がCMOSスイッチ24
の他端及びコンデンサ25に接続されている演算増幅器
、27は5個のCMOSスイッチ27−1〜27−5か
ら構成され当該CMOSスイッチ27−1〜27−5の
一端が全て演算増幅器26の出力端に共通に接続されて
いるCMOSスイッチ群、28は5個のコンデンサ28
−1〜28−5から構成され当該各コンデンサ28−1
〜28−5の一端が対応する前記CMOSスイッチ27
−1〜27−5の他端に接続されているコンデンサ群、
29は5個の演算増幅器29−1〜29−5から構成さ
れ当該各演算増幅器29−1〜29−5の入力端が各C
MOSスイッチ27−1〜27−5の他端及び各コンデ
ンサ28−1〜28−5の前記一端にそれぞれ接続され
ている演算増幅器群、30は各演算増幅器29−1〜2
9−5の出力端に接続され当該各演算増幅器29−1〜
29−5の出力を加算して出力する加算回路、31は一
端が接地され他端が加算回路30の出力端及び各コンデ
ンサ28−1〜28−5の他端に接続されているコンデ
ンサ、32は入力端が演算増幅器29−1 、29−2
.29−4 、25−5及び加算回路30の出力端に接
続され判定レベルL’a + ”b +Lc、Ldを生
成する判定電圧生成回路、33は判定電圧生成回路32
に接続され前記判定レベルLa。
”b、”e+”dを切替えて出力する切替スイッチ、3
4は入力端が入力端子23及び切替スイッチ33の出力
端にそれぞれ接続されているアナログ比較器、35は入
力端がアナログ比較器34の出力端に接続され、出力端
が出力端子36に接続されると共にCMOSスイッチ群
27及び切替スイッチ33に制御信号を出力する符号列
判別回路、37はCMOSスイッチ24及び符号列判別
回路35にタイミング信号を出力するタイミング回路で
ある。
4は入力端が入力端子23及び切替スイッチ33の出力
端にそれぞれ接続されているアナログ比較器、35は入
力端がアナログ比較器34の出力端に接続され、出力端
が出力端子36に接続されると共にCMOSスイッチ群
27及び切替スイッチ33に制御信号を出力する符号列
判別回路、37はCMOSスイッチ24及び符号列判別
回路35にタイミング信号を出力するタイミング回路で
ある。
第1図に示す回路の動作を、入力端子23に第6図に示
すアイ/’Pタンを有する復調信号が加えられた場合を
例にとって以下説明する。
すアイ/’Pタンを有する復調信号が加えられた場合を
例にとって以下説明する。
本実施例においては、第6図に示すアイパタンを、先行
するビットの組合せによって第7図(a)。
するビットの組合せによって第7図(a)。
(b) 、 (e) 、 (d)の、4つに分類し、3
Tにおいて符号判定を行なうものであるが、第6図に示
すアイ・ぐタンは時刻2Tと3Tの中間で5つの部分に
集中していることに着目し、これらの部分を利用して符
号判定基準電圧を生成するものである。
Tにおいて符号判定を行なうものであるが、第6図に示
すアイ・ぐタンは時刻2Tと3Tの中間で5つの部分に
集中していることに着目し、これらの部分を利用して符
号判定基準電圧を生成するものである。
まず第1図に示すタイミング回路37から、第7図(e
) 、 (f)に示すように時刻2.5Tにおいて短い
ノクルスを出力し、CMOSスイッチ24のスイッチを
閉じる。これにより時刻2.5Tにおける復調信号はコ
ンデンサ25に記憶保持される。次いでタイミング回路
37から第7図(g) 、 (h)に示すように時刻3
Tにおいて短いノ’?ルスを符号列判別回路35に出力
する。符号列判別回路35は過去2ビツトの符号に基づ
いて切替スイッチ33に所定の制御信号を送出すると共
に、アナログ比較器34から出力される信号の符号に基
づいてCMOSスイッチ群27の所定のCMOSスイッ
チを閉じるべく制御信号を出力する。例えば、第7図(
a)の場合、時刻3Tにおいて符号列判別回路35は先
行ビットが1,1であることから判定電圧としてLaを
選択すべく切替スイッチ33に制御信号を送出する。ア
ナログ比較器34は復調信号と前記L&とを比較する。
) 、 (f)に示すように時刻2.5Tにおいて短い
ノクルスを出力し、CMOSスイッチ24のスイッチを
閉じる。これにより時刻2.5Tにおける復調信号はコ
ンデンサ25に記憶保持される。次いでタイミング回路
37から第7図(g) 、 (h)に示すように時刻3
Tにおいて短いノ’?ルスを符号列判別回路35に出力
する。符号列判別回路35は過去2ビツトの符号に基づ
いて切替スイッチ33に所定の制御信号を送出すると共
に、アナログ比較器34から出力される信号の符号に基
づいてCMOSスイッチ群27の所定のCMOSスイッ
チを閉じるべく制御信号を出力する。例えば、第7図(
a)の場合、時刻3Tにおいて符号列判別回路35は先
行ビットが1,1であることから判定電圧としてLaを
選択すべく切替スイッチ33に制御信号を送出する。ア
ナログ比較器34は復調信号と前記L&とを比較する。
時刻3Tにおける復調信号がLaより大きい場合、即ち
符号判定が「1」である場合、時刻2.5Tにおいて記
憶保持した電圧は第7図(、)の(イ)であったことに
なるから、符号列判別回路35はCMOSスイッチ群2
7に制御信号を送出しCMOSスイッチ27−1を閉じ
てコンデンサ25の電圧とコンデンサ3Iの電圧の差の
電圧でコンデンサ28−1を充電する。
符号判定が「1」である場合、時刻2.5Tにおいて記
憶保持した電圧は第7図(、)の(イ)であったことに
なるから、符号列判別回路35はCMOSスイッチ群2
7に制御信号を送出しCMOSスイッチ27−1を閉じ
てコンデンサ25の電圧とコンデンサ3Iの電圧の差の
電圧でコンデンサ28−1を充電する。
同様に、第7図(、)において、時刻3Tでの符号判定
の結果が「0」である場合には、時刻2.5Tにおいて
記憶保持した電圧は(ロ)であったことになるから、時
刻3TでCMOSスイッチ27−2を閉じてコンデンサ
25の電圧とコンデンサ31の電圧の差の電圧でコンデ
ンサ28−2を充電する。以下同様に、第7図[有])
(先行ピッ)0.1)の場合は、符号判定の結果が「1
」のとき°は(ロ)であるからCMOSスイッチ27−
2を閉じてコンデンサ28−2を充電し、符号判定の結
果が「0」のときはr−3であるからCMOSスイッチ
27−3を閉じてコンデンサ28−3を充電する。
の結果が「0」である場合には、時刻2.5Tにおいて
記憶保持した電圧は(ロ)であったことになるから、時
刻3TでCMOSスイッチ27−2を閉じてコンデンサ
25の電圧とコンデンサ31の電圧の差の電圧でコンデ
ンサ28−2を充電する。以下同様に、第7図[有])
(先行ピッ)0.1)の場合は、符号判定の結果が「1
」のとき°は(ロ)であるからCMOSスイッチ27−
2を閉じてコンデンサ28−2を充電し、符号判定の結
果が「0」のときはr−3であるからCMOSスイッチ
27−3を閉じてコンデンサ28−3を充電する。
第9図(C)(先行ピッ)1,0)の場合は、符号判定
の結果が「1」のとき(ハ)であるからCMOSスイッ
チ27〜3を閉じてコンデンサ28−3を充電、符号判
定の結果が「0」のときに)であるからCMOSスイッ
チ27−4を閉じてコンデンサ28−4を充電する。又
、第9図(d)(先行ビア)0.0)の場合は、符号判
定の結果が「1」のときに)であるからCMOSスイッ
チ22−4を閉じてコンデンサ28−4を充電、符号判
定の結果が「0」のとき(ホ)であるからCMOSスイ
ッチ27−5を閉じてコンデンサ28−5を充電する。
の結果が「1」のとき(ハ)であるからCMOSスイッ
チ27〜3を閉じてコンデンサ28−3を充電、符号判
定の結果が「0」のときに)であるからCMOSスイッ
チ27−4を閉じてコンデンサ28−4を充電する。又
、第9図(d)(先行ビア)0.0)の場合は、符号判
定の結果が「1」のときに)であるからCMOSスイッ
チ22−4を閉じてコンデンサ28−4を充電、符号判
定の結果が「0」のとき(ホ)であるからCMOSスイ
ッチ27−5を閉じてコンデンサ28−5を充電する。
ところで、第6図に示すアイ・ぐタンの時刻2.5Tに
おける復調出力の電圧(イ)、(ロ)、(ハ)、に)、
(ホ)は中心電圧Cと共に並行して動くから、この変動
する中心電圧Cに追従する電圧は前記(イ)、(ロ)、
(ハ)。
おける復調出力の電圧(イ)、(ロ)、(ハ)、に)、
(ホ)は中心電圧Cと共に並行して動くから、この変動
する中心電圧Cに追従する電圧は前記(イ)、(ロ)、
(ハ)。
に)、(ホ)の電圧を加算することによって求めること
ができる。即ち、コンデンサ28−1〜28−5にそれ
ぞれ保持されている時刻2.5Tにおける(イ)〜(ホ
)の電圧は演算増幅器29−1〜29−5を介して加算
回路30に加えられる。加算回路30とコンデンサ31
は低域戸波器を形成しておシ、コンデンサ31の端子に
は第6図のアイ・ぐタンの中心電圧Cに追従した基準電
圧が生成される。
ができる。即ち、コンデンサ28−1〜28−5にそれ
ぞれ保持されている時刻2.5Tにおける(イ)〜(ホ
)の電圧は演算増幅器29−1〜29−5を介して加算
回路30に加えられる。加算回路30とコンデンサ31
は低域戸波器を形成しておシ、コンデンサ31の端子に
は第6図のアイ・ぐタンの中心電圧Cに追従した基準電
圧が生成される。
ここで、加算回路30は等しい抵抗値を有する5個の抵
抗で構成されるが、これらの抵抗値は前記(イ)、←)
等の電圧の値によって重みづけをつけてもよい。但し、
■側、e側の対称性を保つため、前記(イ)の電圧に接
続される抵抗と(ホ)に接続される抵抗は等しい値とし
、(ロ)の電圧に接続される抵抗とに)の電圧に接続さ
れる抵抗も互いに等しい値とする。
抗で構成されるが、これらの抵抗値は前記(イ)、←)
等の電圧の値によって重みづけをつけてもよい。但し、
■側、e側の対称性を保つため、前記(イ)の電圧に接
続される抵抗と(ホ)に接続される抵抗は等しい値とし
、(ロ)の電圧に接続される抵抗とに)の電圧に接続さ
れる抵抗も互いに等しい値とする。
又、コンデンサ31の端子における電圧が第6図に示す
アイ・ぐタンの中心電圧Cに良く追従していくためには
、次の2つの条件が必要である。
アイ・ぐタンの中心電圧Cに良く追従していくためには
、次の2つの条件が必要である。
((イ) コンデンサ27−1〜27−5の静電容量を
Ca、コンデンサ3Iの静電容量をCbとするとCa
<< Cb であることが必要である。これはコンデンサ27−1〜
27−5の充電電流でコンデンサ31の電圧が変化しな
いようにするためであるが、コンデンサ27−1〜27
−5とコンデンサ3ノとの間に利得を1とする演算増幅
器を挿入してもよい。
Ca、コンデンサ3Iの静電容量をCbとするとCa
<< Cb であることが必要である。これはコンデンサ27−1〜
27−5の充電電流でコンデンサ31の電圧が変化しな
いようにするためであるが、コンデンサ27−1〜27
−5とコンデンサ3ノとの間に利得を1とする演算増幅
器を挿入してもよい。
(→ 第2図に示す送信機の変調器2及び第3図に示す
受信機の直流遮断回路11で決まる時定数をT1、加算
回路30を構成する各抵抗及びコンデンサ31で形成さ
れる低域ν波器の時定数をT2とすると、 TI>>T2 である必要がある。
受信機の直流遮断回路11で決まる時定数をT1、加算
回路30を構成する各抵抗及びコンデンサ31で形成さ
れる低域ν波器の時定数をT2とすると、 TI>>T2 である必要がある。
第1図において、演算増幅器29−1.29−2.29
−4゜29−5の出力電圧及びコンデンサ3)に現われ
る電圧は判定電圧生成回路32に入力される。第8図は
判定電圧生成回路32の一例であって、端子32−1
、 、?2−2.32−4 、32−5にはそれぞれ演
算増幅器29−1.29−2.29−4.29−5の出
力電圧が加えられ、端子32−3にはコンデンサ31の
端子に生ずる基準電圧が加えられる。端子32−6〜3
2−9にはそれぞれ第7図(a)〜(d)に示す判定電
圧La−Ldを出力する。
−4゜29−5の出力電圧及びコンデンサ3)に現われ
る電圧は判定電圧生成回路32に入力される。第8図は
判定電圧生成回路32の一例であって、端子32−1
、 、?2−2.32−4 、32−5にはそれぞれ演
算増幅器29−1.29−2.29−4.29−5の出
力電圧が加えられ、端子32−3にはコンデンサ31の
端子に生ずる基準電圧が加えられる。端子32−6〜3
2−9にはそれぞれ第7図(a)〜(d)に示す判定電
圧La−Ldを出力する。
第8図における各抵抗器の抵抗値は前記判定電圧L3〜
Ldが得られるように選定されるが、■側、e側の対称
性を保つためにRa=R,1,Rb =Rc。
Ldが得られるように選定されるが、■側、e側の対称
性を保つためにRa=R,1,Rb =Rc。
Rabl = Rcdl + Rab2 = Rcd
2 + Rab3 = Rcd3とする。このようにし
て得られた判定電圧L3〜Ldは第6図に示すアイ・ぐ
夕/の中心値Cの電圧変化と並行して変化するので、復
調出力が直流遮断を受けてその中心値が変動してもアナ
ログ比較器34は常に正しい符号判定をすることが可能
となる。
2 + Rab3 = Rcd3とする。このようにし
て得られた判定電圧L3〜Ldは第6図に示すアイ・ぐ
夕/の中心値Cの電圧変化と並行して変化するので、復
調出力が直流遮断を受けてその中心値が変動してもアナ
ログ比較器34は常に正しい符号判定をすることが可能
となる。
(発明の効果)
以上詳細に説明したように、本発明によれば直流遮断に
よって復調出力のアイ・ぐタンの中心値が変動を受けて
も、その中心値に追従した基準電圧が得られるので、復
調出力について常に正しい符号判定結果が得られ、複雑
な変調回路、直流伝送路、複雑な復調回路を使わなくて
も効率の良い検波を行うことができる。
よって復調出力のアイ・ぐタンの中心値が変動を受けて
も、その中心値に追従した基準電圧が得られるので、復
調出力について常に正しい符号判定結果が得られ、複雑
な変調回路、直流伝送路、複雑な復調回路を使わなくて
も効率の良い検波を行うことができる。
第1図は本発明の実施例の構成図、第2図は送信機の構
成図、第3図は従来の受信機の構成図、第4図は入力デ
ータと復調出力の波形、第5図は遅延位相検波回路、第
6図は復調出力のアイ・ぞタン、第7図は第6図を4分
類したアイ・ぐタン、第8図は判定電圧生成回路である
。 23・・・入力端子、24・・・CMOSスイッチ、2
5.31・・・コンデンサ、26・・・演算増幅器、2
7・・・CMOSスイッチ群、28・・・コンデンサ群
、29・・・演算増幅器群、30・・・加算回路、32
・・・判定電圧生成回路、33・・・切替スイッチ、3
4・・・アナログ比較器、35・・・符号列判別回路、
36・・・出力端子、37・・・タイミング回路。 特許出願人 沖電気工業株式会社 送信機の構成図 従来め受信機・の構成°図 第3図 λnテ゛−タ乙才箋訓出力の波汁5 第4図 11正二イヱL不@検;皮ド]f与 第5図 才夏誦を力のアイバタン
成図、第3図は従来の受信機の構成図、第4図は入力デ
ータと復調出力の波形、第5図は遅延位相検波回路、第
6図は復調出力のアイ・ぞタン、第7図は第6図を4分
類したアイ・ぐタン、第8図は判定電圧生成回路である
。 23・・・入力端子、24・・・CMOSスイッチ、2
5.31・・・コンデンサ、26・・・演算増幅器、2
7・・・CMOSスイッチ群、28・・・コンデンサ群
、29・・・演算増幅器群、30・・・加算回路、32
・・・判定電圧生成回路、33・・・切替スイッチ、3
4・・・アナログ比較器、35・・・符号列判別回路、
36・・・出力端子、37・・・タイミング回路。 特許出願人 沖電気工業株式会社 送信機の構成図 従来め受信機・の構成°図 第3図 λnテ゛−タ乙才箋訓出力の波汁5 第4図 11正二イヱL不@検;皮ド]f与 第5図 才夏誦を力のアイバタン
Claims (1)
- 【特許請求の範囲】 ディジタル信号で変調された信号を復調した復調信号の
符号判定に用いる判定電圧の基準電圧を生成する符号判
定基準電圧生成方式において、符号判定タイミングで復
調信号の符号を判定して対応する電圧保持手段を選択し
、 前記符号判定タイミングに先立つ特定のタイミングで予
め記憶した復調信号の電圧と基準電圧との差の電圧を前
記選択した電圧保持手段により保持し、 前記選択した電圧保持手段及び残りの各電圧保持手段に
より保持している電圧を加算して低域ろ波器を通し、 前記低域ろ波器の出力電圧を基準電圧とすることを特徴
とする符号判定基準電圧生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32141687A JPH01164151A (ja) | 1987-12-21 | 1987-12-21 | 符号判定基準電圧生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32141687A JPH01164151A (ja) | 1987-12-21 | 1987-12-21 | 符号判定基準電圧生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01164151A true JPH01164151A (ja) | 1989-06-28 |
Family
ID=18132303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32141687A Pending JPH01164151A (ja) | 1987-12-21 | 1987-12-21 | 符号判定基準電圧生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01164151A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0659000A3 (en) * | 1993-11-30 | 1995-11-22 | Nec Corp | Level adjustment and decision circuit. |
| US6232906B1 (en) | 1998-09-01 | 2001-05-15 | Nec Corporation | Quaternary FSK receiver and method of judging signals in quaternary FSK receiver |
| US7463309B2 (en) | 2004-03-29 | 2008-12-09 | Renesas Technology Corp. | Data slicer for generating a reference voltage |
-
1987
- 1987-12-21 JP JP32141687A patent/JPH01164151A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0659000A3 (en) * | 1993-11-30 | 1995-11-22 | Nec Corp | Level adjustment and decision circuit. |
| US6232906B1 (en) | 1998-09-01 | 2001-05-15 | Nec Corporation | Quaternary FSK receiver and method of judging signals in quaternary FSK receiver |
| US7463309B2 (en) | 2004-03-29 | 2008-12-09 | Renesas Technology Corp. | Data slicer for generating a reference voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US6034990A (en) | Digital radio transmission and reception system applying a direct modulation and demodulation method | |
| GB2336013A (en) | Radio selective call receiver | |
| US5341402A (en) | Automatic frequency control method and device for use in receiver | |
| US5444736A (en) | Radio communication apparatus having an automatic frequency control circuit for controlling a transmission frequency on the basis of a reception frequency | |
| JPS6347307B2 (ja) | ||
| EP1064765B1 (en) | Direct frequency selection and down-conversion for digital receivers | |
| JPH01164151A (ja) | 符号判定基準電圧生成方式 | |
| US5608762A (en) | Apparatus and method for automatic discriminator compensation in a FSK receiver | |
| US20160226686A1 (en) | Receiving apparatus and receiving method | |
| US4479099A (en) | Multiple phase modulator for N sets of digital data | |
| JPH07288551A (ja) | Fsk復調回路 | |
| JPH0983583A (ja) | Fsk通信装置 | |
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| JPH01125043A (ja) | 復調回路の判定基準電圧生成回路 | |
| JPH06276244A (ja) | 移動無線装置 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| US8634445B2 (en) | Pulse modulation and demodulation in a multiband UWB communication system | |
| JPH06326740A (ja) | 移動無線機 | |
| JPS60176353A (ja) | 受信周波数補正方式 | |
| JPS60153660A (ja) | 周波数ずれ補正方式 | |
| US6498818B1 (en) | Method and system for transmitting information by means of phase modulation | |
| JP2752733B2 (ja) | 周波数変調波受信装置 | |
| JPH03175703A (ja) | Fm復調装置 | |
| JPS62120735A (ja) | 周波数ホツピングスペクトラム拡散電力線搬送通信方法および装置 |