JPH01167826A - Production of active matrix type liquid crystal display device - Google Patents

Production of active matrix type liquid crystal display device

Info

Publication number
JPH01167826A
JPH01167826A JP62329381A JP32938187A JPH01167826A JP H01167826 A JPH01167826 A JP H01167826A JP 62329381 A JP62329381 A JP 62329381A JP 32938187 A JP32938187 A JP 32938187A JP H01167826 A JPH01167826 A JP H01167826A
Authority
JP
Japan
Prior art keywords
film
bus line
exposed
resist film
gate bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62329381A
Other languages
Japanese (ja)
Other versions
JP2545902B2 (en
Inventor
Takeshi Kamata
豪 鎌田
Kenichi Yanai
梁井 健一
Tetsuro Endo
遠藤 鉄郎
Satoru Kawai
悟 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32938187A priority Critical patent/JP2545902B2/en
Publication of JPH01167826A publication Critical patent/JPH01167826A/en
Application granted granted Critical
Publication of JP2545902B2 publication Critical patent/JP2545902B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To lower the resistance of a bus line without complicating the production process and to decrease the film breakage by underlying steps by subjecting an image reversal photoresist to a negative type processing and positive type processing. CONSTITUTION:A conductive film 2 such as Ti film and a conductive film 3 such as Al film and an image reversal photoresist film 4 by a coating method are laminated on a substrate 1. A region 5 except an intersected region (C) of a gate electrode forming region (B) and a drain bus line in the gate bus line forming region (A) is then exposed and is baked. The other regions except the region A are then exposed and are subjected to the development processing to form the resist film 6. The exposed parts of the films 3, 2 are further removed by the similar processing. The film 6 is in succession exposed and developed and the resist film 6' covering the region A except the regions B, C is formed; thereafter, the exposed part of the film 3 and the film 6' are successively removed and the gate bus line of the laminated structure is formed.

Description

【発明の詳細な説明】 〔概 要〕 本発明はアクティブマトリクス型液晶表示装置の製造方
法に関し、 積層構造として低抵抗化したゲートバスラインを、膜切
れを発生することなく、且つ容易に形成し得るようにす
ることを目的とし、 透明絶縁性基板上に、第1の導電膜とその上に第2の導
電膜を積層し、該第2の導電膜上に塗布法によりイメー
ジリバーサルフォトレジスト膜4を形成し、次いで該イ
メージリバーサルフォトレジスト膜4に対し、ゲートバ
スライン形成領域のうちゲート電極を形成すべき部分と
ドレインバスラインとの交差部を除く他の領域に第1の
露光を行い、次いでリバーサルベークを施し、次いで前
記ゲート電極形成部およびドレインバスラインとの交差
部を含むゲートバスライン形成領域を除く他の領域に対
し第2の露光を施し、次いで現像処理を行ない、該第2
の露光における被露光部を除去して、ゲートバスライン
全域を被覆するレジスト膜を形成し、該レジスト膜をマ
スクとして前記第2および第1の導電膜の露出部を除去
し、次いで前記レジスト膜前面に第3の露光を施し、次
いで現像処理を行なって前記第2の露光における未露光
部を除去して、ゲートバスライン形成領域のうちゲート
電極形成部および交差部を除く他の領域を被覆するレジ
スト膜を形成し、次いで該レジスト膜をマスクとして前
記第2の導電膜の露出部を除去して、ゲート電極および
交差部が第1の導電膜単層からなり、他の部分は第1お
よび第2の導電膜の積層構造を有するゲートバスライン
を形成する工程を含む構成とする。
[Detailed Description of the Invention] [Summary] The present invention relates to a method for manufacturing an active matrix type liquid crystal display device, and a method for easily forming a gate bus line with a low resistance layered structure without causing film breakage. A first conductive film and a second conductive film are laminated thereon on a transparent insulating substrate, and an image reversal photoresist film is formed on the second conductive film by a coating method. 4 is formed, and then the image reversal photoresist film 4 is subjected to a first exposure to other regions of the gate bus line formation region except for the intersection between the portion where the gate electrode is to be formed and the drain bus line. Then, a reversal bake is performed, a second exposure is performed on other regions excluding the gate bus line formation region including the gate electrode formation portion and the intersection with the drain bus line, and then a development treatment is performed, and the 2
A resist film covering the entire gate bus line is formed by removing the exposed portion in the exposure, and the exposed portions of the second and first conductive films are removed using the resist film as a mask, and then the resist film is removed. A third exposure is performed on the front surface, and then a development process is performed to remove the unexposed part in the second exposure, and cover other areas of the gate bus line formation area except for the gate electrode formation part and the intersection part. Then, using the resist film as a mask, the exposed portion of the second conductive film is removed so that the gate electrode and the intersection portion are made of a single layer of the first conductive film, and the other portions are made of the first conductive film. and a step of forming a gate bus line having a stacked structure of a second conductive film.

〔産業上の利用分野〕[Industrial application field]

本発明はアクティブマトリクス型液晶表示装置の製造方
法に関する。
The present invention relates to a method of manufacturing an active matrix liquid crystal display device.

〔従来の技術〕[Conventional technology]

液晶セルの各画素ごとに薄膜トランジスタ(TPT)を
設けるアクティブマトリクス方式は、走査ライン数が増
加しても、表示品質の劣化がない利点があることから、
ポケットTV等に使われ始めている。
The active matrix method, in which a thin film transistor (TPT) is provided for each pixel of a liquid crystal cell, has the advantage that display quality does not deteriorate even if the number of scanning lines increases.
It is beginning to be used in pocket TVs, etc.

アクティブマトリクス方式を用いて画素数を増加させ、
且つ画面を大きくするには、パスラインの抵抗を下げる
ことが大きな課題となり、また、交差する2つのパスラ
インのうちでも特に半導体膜、ゲート絶縁膜等の下層に
形成するゲートバスラインを低抵抗化することが大きな
課題となる。
Increasing the number of pixels using an active matrix method,
In order to make the screen larger, lowering the resistance of the pass lines is a major issue, and among the two intersecting pass lines, it is especially important to lower the resistance of the gate bus line formed under the semiconductor film, gate insulating film, etc. The big challenge is to make this possible.

ゲートバスラインの低抵抗化に当たっては、ゲートバス
ラインを厚くすれば良いが、ゲートバスラインをTi単
層で形成した場合、このTi層を厚くすると、TPTの
ゲート電極部、およびゲートバスラインとドレインバス
ラインとの交差部において、ゲート絶縁膜のカバレッジ
が悪くなり、下地層の段差が存在することにより膜切れ
が発生し、耐圧が劣化するという問題がある。
In order to reduce the resistance of the gate bus line, it is sufficient to make the gate bus line thicker, but if the gate bus line is formed of a single Ti layer, thickening the Ti layer will cause the gate electrode part of the TPT and the gate bus line to become thicker. At the intersection with the drain bus line, the coverage of the gate insulating film deteriorates, and the existence of a step in the underlying layer causes film breakage, resulting in a problem of deterioration of breakdown voltage.

この問題を解消することを目的とし、パスラインを2層
構成とし、その下層は薄<シてその上に積層するメタル
層のカバレッジを良くし、この上層に積層したメタルで
低抵抗化を図る方法が考えられるが、この方法ではプロ
セスが複雑になり、製造コストが高くなるという問題が
ある。
In order to solve this problem, the pass line has a two-layer structure, the lower layer is thin to improve the coverage of the metal layer laminated on top of it, and the metal layer laminated on top of this layer lowers the resistance. A method is conceivable, but this method has the problem of complicating the process and increasing manufacturing costs.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来は上述の如く、画素数を増大し且つ画面を大きくし
ようとすると、ゲートバスラインの段差による膜切れを
発生しやすくなり、これを避けようとすると、製造工程
が複雑になり、製造コストが高くなるという問題がある
Conventionally, as mentioned above, when trying to increase the number of pixels and make the screen larger, film breakage is likely to occur due to the step of the gate bus line, and if you try to avoid this, the manufacturing process becomes complicated and the manufacturing cost increases. The problem is that it gets expensive.

本発明は積層構造として低抵抗化したゲートバスライン
を、膜切れを発生することな(、且つ容易に形成し得る
ようにすることを目的とする。
It is an object of the present invention to provide a gate bus line with a low resistance layered structure that can be easily formed without causing film breakage.

〔問題点を解決するための手段〕[Means for solving problems]

本発明においては、透明絶縁性基板上に、ゲートバスラ
インを構成するための第1の導電膜と第2の導電膜とを
積層し、その上にイメージリバーサルフォトレジストを
塗布し、これにまずゲートバスラインを形成すべき領域
のうち、ドレインバスラインとの交差部とゲート電極を
形成すべき部分を除く他の領域を露光し、次いでベーキ
ングを施して上記被露光部を現像液に不溶性とする。
In the present invention, a first conductive film and a second conductive film for forming a gate bus line are laminated on a transparent insulating substrate, and an image reversal photoresist is applied thereon. Of the area where the gate bus line is to be formed, other areas excluding the intersection with the drain bus line and the area where the gate electrode is to be formed are exposed, and then baking is performed to make the exposed area insoluble in the developer. do.

次いで上記イメージリバーサルフォトレジスト膜に対し
、上記交差部およびゲート電極形成領域を含むゲートバ
スライン形成領域を除く他の領域に露光を施した後、現
像処理を行い、本工程における被露光部を除去する。
Next, the image reversal photoresist film is exposed to light in other areas except for the gate bus line formation area including the intersection and the gate electrode formation area, and then developed to remove the exposed area in this step. do.

このレジスト膜はゲートバスライン形成領域全域を被覆
している。そこでこのレジスト膜をマスクとして上記第
2および第1の導電膜の露出部を除去し、ゲートバスラ
インを形成する。
This resist film covers the entire gate bus line formation region. Therefore, using this resist film as a mask, the exposed portions of the second and first conductive films are removed to form a gate bus line.

更に上記レジスト膜に対して全面露光を行なって、上記
交差部およびゲート電極部を被覆する部分を現像液に可
溶性とし、この部分を現像処理を行なって除去し、次い
で残留したレジスト膜をマスクとして上記第2の導電膜
の露出部を除去することにより、交差部およびゲート電
極部のみが単層膜、他の部分は積層構造を有するゲート
バスラインが得られる。
Further, the entire surface of the resist film is exposed to light to make the portion covering the intersection and the gate electrode portion soluble in a developer, and this portion is removed by development processing, and then the remaining resist film is used as a mask. By removing the exposed portions of the second conductive film, a gate bus line is obtained in which only the crossing portions and gate electrode portions are a single layer film, and the other portions have a laminated structure.

〔作 用〕[For production]

本発明においては、イメージリバーサルフォトレジスト
が、露光に引き続いてベーキングを行うと、被露光部が
現像液に不溶性となり、露光後ベーキングを行わずに現
像すると、被露光部は可溶性となり、またいずれの場合
も未露光部は当初の状態を保持するという性質を利用し
て、露光−ベーキング−現像というネガ型の処理と、露
光−現像というポジ型の処理を併用することにより、一
つのレジスト膜のパターンを順次変化させながらゲート
バスラインのパターニングを行うものである。
In the present invention, when the image reversal photoresist is subjected to baking following exposure, the exposed area becomes insoluble in the developer, and when developed without baking after exposure, the exposed area becomes soluble, and any Taking advantage of the property that the unexposed area retains its original state even in the case of a resist film, it is possible to combine the negative processing of exposure-baking-development and the positive processing of exposure-development to improve the quality of one resist film. The patterning of the gate bus line is performed by sequentially changing the pattern.

即ち、上記第1回目の露光においては、ネガ型の処理に
より、ゲートバスラインのうち交差部およびゲート電極
部を除く残りの領域が不溶化される。
That is, in the first exposure, the remaining regions of the gate bus lines except for the intersections and gate electrode portions are insolubilized by negative processing.

第2回目の露光においては、上記交差部およびゲート電
極部を含むゲートバスライン形成領域以外を露光し、直
ちに現像を行うのでポジ型処理であり、本工程の被露光
部が除去される。従って形成されたレジスト膜は、ゲー
ト電極および交差部を含むゲートバスライン全域を被覆
している。
In the second exposure, areas other than the gate bus line forming area including the above-mentioned intersections and gate electrode portions are exposed, and development is immediately performed, so it is a positive type process, and the exposed portion of this step is removed. Therefore, the formed resist film covers the entire gate bus line including the gate electrode and the intersection.

このレジスト膜をマスクとして第1および第2の導電膜
をパターニングすることにより、−様な積層構造を有す
るゲートバスラインが得られる。
By patterning the first and second conductive films using this resist film as a mask, a gate bus line having a --like laminated structure is obtained.

上記レジスト膜のうち、ゲート電極部と交差部を被覆す
る部分は未露光部であるので、当初の性質を保持してい
る。そこで、レジスト膜に全面露光を施し、現像処理を
行えば、上記二つの部分が除去され、ゲート電極部と交
差部の導電膜が露出する。そこでこのレジスト膜をマス
クとして、第2の導電膜をエツチングすれば、ゲート電
極および交差部は単層構造で、他の部分は積層構造を有
するゲートバスラインが得られる。
Since the portion of the resist film that covers the gate electrode portion and the intersection portion is an unexposed portion, it retains its original properties. Therefore, by exposing the entire surface of the resist film to light and performing a development process, the above two portions are removed and the conductive film at the intersection with the gate electrode portion is exposed. Therefore, by etching the second conductive film using this resist film as a mask, a gate bus line can be obtained in which the gate electrode and the intersection portion have a single layer structure, and the other portions have a laminated structure.

本発明以上の如(、イメージリバーサルフォトレジスト
の性質を利用して、レジスト膜のパターンを順次変化さ
せることにより、一つのレジスト膜で部分的に構成が異
なるゲートバスラインを形成可能にした。
As described above in the present invention, gate bus lines having partially different configurations can be formed using one resist film by sequentially changing the pattern of a resist film by utilizing the properties of an image reversal photoresist.

〔実 施 例〕〔Example〕

以下本発明の一実施例を、第1図(a)〜(1)および
第2図(a)、 (b)により説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1(a) to (1) and FIGS. 2(a) and (b).

まず第1図(a)に示すように、ガラス基板のような透
明絶縁性基板1上に、第1の導電膜2としてTi  (
チタン)膜と、その上に第2の導電膜3としてAN (
アルミニウム)膜を成膜する。
First, as shown in FIG. 1(a), a first conductive film 2 made of Ti (
titanium) film and a second conductive film 3 on top of the AN(
Aluminum) film is formed.

次いで同図伽)に示す如く、塗布法によりイメージリバ
ーサルフォトレジスト膜4を形成し、これにプリベータ
を行う。
Next, as shown in Figure 3), an image reversal photoresist film 4 is formed by a coating method, and prebater is performed on this.

次いで同図(C)、 (d)に示すように、上記イメー
ジリバーサルフォトレジスト膜に対し、ゲートバスライ
ンを形成すべき領域のうち、ドレインバスラインとの交
差部と、ゲート電極を形成すべき部分を除いた残りの領
域を露光を施し、次いでベーキングを行う。このベーキ
ングはりバーサルベークと呼ばれる。図の梨地の部分は
本工程における被露光部5を示す。
Next, as shown in Figures (C) and (d), the image reversal photoresist film is coated with the area where the gate bus line is to be formed, at the intersection with the drain bus line and where the gate electrode is to be formed. The remaining area is exposed to light and then baked. This baking technique is called versatile baking. The satin-finished area in the figure shows the exposed area 5 in this step.

本工程の処理はネガ型の処理であって、被露光部5は現
像液に対し不溶化される。残りの未露光部はイメージリ
バーサルフォトレジストの当初の性質を保持し、今後更
に所望の露光を施すことができる。
The processing in this step is a negative type processing, and the exposed area 5 is made insoluble in the developer. The remaining unexposed areas retain the original properties of the image reversal photoresist and can be further exposed to desired light in the future.

次いで同図(e)、 (f)に示すように、ゲートバス
ライン形成領域全域をマスクし、残りの部分に対して露
光を施し、引き続いて現像処理を行う。この処理はポジ
型の処理であって、本工程における被露光部は現像液に
可溶性であるので、結局ゲートバスラインを形成すべき
領域全域を被覆するレジスト膜6が得られる。このレジ
スト膜6は、梨地で示す上記第1回目の露光における被
露光部5と、白地で示す第2回目の露光における未露光
部7の2つの部分により構成されている。
Next, as shown in FIGS. 5(e) and 5(f), the entire gate bus line forming region is masked, the remaining portion is exposed, and then a development process is performed. This process is a positive type process, and since the exposed area in this process is soluble in the developer, a resist film 6 is obtained that covers the entire area where the gate bus line is to be formed. This resist film 6 is composed of two parts: an exposed area 5 in the first exposure shown as a matte finish, and an unexposed area 7 in the second exposure shown as a white background.

次いで同図(g)に示すように、上記レジスト膜6をマ
スクとして、第1の導電膜2および第2の導電膜3の露
出部を除去する。これにより、−様な積層構造を有する
ゲートバスラインが得られる。
Next, as shown in FIG. 3G, the exposed portions of the first conductive film 2 and the second conductive film 3 are removed using the resist film 6 as a mask. As a result, a gate bus line having a --like laminated structure is obtained.

次いで同図(h)に示すように、上記レジスト膜6に対
し、全面露光を行ない、引き続いて現像処理を施して、
上記未露光部7を除去する。これにより、第1回目の露
光における被露光部5のみからなるレジスト膜6゛が得
られる。このレジスト膜6° は、ゲートバスラインの
うちから前述の交差部およびゲート電極を除いた領域を
被覆するパターンを有する。
Next, as shown in FIG. 6(h), the entire surface of the resist film 6 is exposed, followed by a development process.
The unexposed portion 7 is removed. As a result, a resist film 6' consisting only of the exposed portion 5 in the first exposure is obtained. This resist film 6° has a pattern that covers the area of the gate bus line excluding the above-mentioned intersection and gate electrode.

そこでこのレジスト膜6゛をマスクとして、第2の導電
膜3の露出部を除去して、その下層の第1の導電膜2表
面を露呈させる。これにより、第1の導電膜2のみから
なるゲート電極と交差部は、第1の導電膜2のみの単層
構造となる。
Therefore, using this resist film 6' as a mask, the exposed portion of the second conductive film 3 is removed to expose the surface of the underlying first conductive film 2. As a result, the intersection with the gate electrode made of only the first conductive film 2 becomes a single layer structure of only the first conductive film 2.

第2図(a)の斜視図に、上述の一連の工程によって得
られたゲートバスラインGBを示す。
The perspective view of FIG. 2(a) shows the gate bus line GB obtained by the series of steps described above.

図示したように、ゲート電極Gおよびドレインバスライ
ンとの交差部8は、第1の導電膜2であるTi単層から
なり、他の部分は第1の導電膜2であるTi膜と第2の
導電膜3であるAj2膜との積層構造を有する。
As shown in the figure, the intersection 8 between the gate electrode G and the drain bus line is made of a single layer of Ti, which is the first conductive film 2, and the other parts are made of a Ti film, which is the first conductive film 2, and a Ti film, which is the first conductive film 2. It has a laminated structure with the Aj2 film which is the conductive film 3.

本実施例のゲートバスラインGBは、大部分は積層構造
を有するので、パスライン抵抗は小さくなり、しかも交
差部8およびゲート電極Cは単層構造であるので、この
上に他の膜を形成した場合に、段差による膜切れを発生
する危険は至って小さい。
Most of the gate bus line GB in this embodiment has a laminated structure, so the pass line resistance is small.Moreover, since the intersection 8 and the gate electrode C have a single layer structure, other films are formed thereon. In this case, the risk of membrane breakage due to the step is extremely small.

この後、3iN(窒化シリコン)膜のようなゲート&f
i縁)IL  a−s t : H(アモルファスシリ
コン)膜のような動作半導体層、ITO膜のような透明
導電膜からなるソ、−スおよびドレイン電極。
After this, a gate &f film such as a 3iN (silicon nitride) film is
i-edge) IL a-st: Source, source and drain electrodes made of an active semiconductor layer such as an H (amorphous silicon) film and a transparent conductive film such as an ITO film.

並びに画素電極を形成して、第2図(b)に見られるよ
うに、アクティブマトリクスが得られる。
Then, pixel electrodes are formed to obtain an active matrix as shown in FIG. 2(b).

上述の説明から明らかなように、本実施例ではイメージ
リバーサルフォトレジストの性質を利用して、ネガ型処
理とポジ型処理とを併用し、一つのレジスト膜のパター
ンを順次変化させながら導電膜をエツチングすることに
より、部分的に構成の異なるゲートバスラインGBを、
一つのレジスト膜によって形成することが出来た。
As is clear from the above description, in this example, by utilizing the properties of image reversal photoresist, a conductive film is formed while sequentially changing the pattern of one resist film by using both negative processing and positive processing. By etching, gate bus lines GB with partially different configurations can be created.
It could be formed using one resist film.

本実施例で得られたゲートバスラインGBは、ゲート電
極GおよびドレインバスラインDBとの交差部が単層構
造となり、薄いものとすることができるので、これらの
部分に重ね合わせて形成されるドレインバスラインDB
および画素電極Pには、下地の段差による膜切れを生じ
る危険性が少なく、従って断線や短絡、或いは耐圧低下
等の障害発生の危険が大幅に減少する。
The gate bus line GB obtained in this example has a single layer structure at the intersection with the gate electrode G and the drain bus line DB and can be made thin, so it is formed to overlap these parts. Drain bus line DB
In the pixel electrode P, there is little risk of film breakage due to the step difference in the underlying layer, and therefore, the risk of failures such as disconnections, short circuits, or reductions in breakdown voltage is greatly reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く本発明によれれば、製作工程を複雑化
することなく、パスラインを低抵抗化でき、且つ各膜の
下地段差に起因する膜切れによる断線、短絡或いは耐圧
劣化を生じる危険が大幅に減少し、液晶表示装置の信頼
度および製造歩留が向上する。
As explained above, according to the present invention, the resistance of the pass line can be lowered without complicating the manufacturing process, and there is no risk of disconnection, short circuit, or breakdown voltage deterioration due to film breakage caused by the step difference between the bases of each film. This significantly reduces the reliability and manufacturing yield of liquid crystal display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(al〜(1)は本発明一実施例説明図、第2図
(al、 (blは上記一実施例を示す斜視図である。 図において、1は透明絶縁性基板、2は第1の導電膜、
3は第2の導電膜、4はイメージリバーサルフォトレジ
スト膜、5は被露光部、6および6′はレジスト膜、7
は未露光部、8は交差部、Gはゲート電極、GBはゲー
トバスライン、DBはドレインバスライン、Pは画素電
極を示す。 巳 ODリ
Figures 1 (al to 1) are explanatory diagrams of one embodiment of the present invention, and Figures 2 (al and (1) are perspective views showing the above-mentioned embodiment. In the figures, 1 is a transparent insulating substrate, 2 is a a first conductive film;
3 is a second conductive film, 4 is an image reversal photoresist film, 5 is an exposed area, 6 and 6' are resist films, 7
8 is an unexposed portion, 8 is an intersection, G is a gate electrode, GB is a gate bus line, DB is a drain bus line, and P is a pixel electrode. Snake OD Ri

Claims (1)

【特許請求の範囲】  透明絶縁性基板(1)上に、第1の導電膜(2)とそ
の上に第2の導電膜(3)を積層し、該第2の導電膜(
3)上に塗布法によりイメージリバーサルフォトレジス
ト膜4を形成し、 次いで該イメージリバーサルフォトレジスト膜4に対し
、ゲートバスライン形成領域のうちゲート電極を形成す
べき部分とドレインバスラインとの交差部を除く他の領
域に第1の露光を行い、次いでリバーサルベークを施し
、 次いで前記ゲート電極形成部およびドレインバスライン
との交差部を含むゲートバスライン形成領域を除く他の
領域に対し第2の露光を施し、次いで現像処理を行ない
、該第2の露光における被露光部を除去して、ゲートバ
スライン(GB)全域を被覆するレジスト膜(6)を形
成し、 該レジスト膜(6)をマスクとして前記第2および第1
の導電膜(3、2)の露出部を除去し、次いで前記レジ
スト膜(6)前面に第3の露光を施し、次いで現像処理
を行なって前記第2の露光における未露光部(7)を除
去して、ゲートバスライン形成領域のうちゲート電極形
成部および交差部を除く他の領域を被覆するレジスト膜
(6′)を形成し、 次いで該レジスト膜(6′)をマスクとして前記第2の
導電膜(3)の露出部を除去して、ゲート電極(G)お
よび交差部(8)が第1の導電膜(1)単層からなり、
他の部分は第1および第2の導電膜(2、3)の積層構
造を有するゲートバスライン(GB)を形成する工程を
含むことを特徴とするアクティブマトリクス型液晶表示
装置の製造方法。
[Claims] On a transparent insulating substrate (1), a first conductive film (2) and a second conductive film (3) are laminated thereon.
3) An image reversal photoresist film 4 is formed on the image reversal photoresist film 4 by a coating method, and then a portion of the gate bus line formation region where the gate electrode is to be formed intersects with the drain bus line. A first exposure is performed on other regions except for the gate bus line forming region including the gate electrode forming portion and the intersection with the drain bus line. Exposure is performed, and then development processing is performed to remove the exposed portion in the second exposure to form a resist film (6) covering the entire gate bus line (GB), and the resist film (6) is the second and first as masks;
The exposed portions of the conductive films (3, 2) are removed, and then a third exposure is performed on the front surface of the resist film (6), and a development process is performed to remove the unexposed portions (7) in the second exposure. A resist film (6') is formed to cover other areas of the gate bus line formation area excluding the gate electrode formation part and the intersection part, and then, using the resist film (6') as a mask, the second resist film (6') is removed. The exposed portion of the conductive film (3) is removed so that the gate electrode (G) and the intersection (8) are made of a single layer of the first conductive film (1),
A method for manufacturing an active matrix liquid crystal display device, characterized in that the other part includes a step of forming a gate bus line (GB) having a stacked structure of first and second conductive films (2, 3).
JP32938187A 1987-12-24 1987-12-24 Method for manufacturing active matrix type liquid crystal display device Expired - Lifetime JP2545902B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32938187A JP2545902B2 (en) 1987-12-24 1987-12-24 Method for manufacturing active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32938187A JP2545902B2 (en) 1987-12-24 1987-12-24 Method for manufacturing active matrix type liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH01167826A true JPH01167826A (en) 1989-07-03
JP2545902B2 JP2545902B2 (en) 1996-10-23

Family

ID=18220805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32938187A Expired - Lifetime JP2545902B2 (en) 1987-12-24 1987-12-24 Method for manufacturing active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2545902B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439629A (en) * 1990-06-05 1992-02-10 Sharp Corp Matrix type display device
JP2007139954A (en) * 2005-11-16 2007-06-07 Seiko Epson Corp Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
WO2011138818A1 (en) * 2010-05-07 2011-11-10 パナソニック株式会社 Thin film transistor device, thin film transistor array device, organic el display device, and method for manufacturing thin film transistor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439629A (en) * 1990-06-05 1992-02-10 Sharp Corp Matrix type display device
JP2007139954A (en) * 2005-11-16 2007-06-07 Seiko Epson Corp Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
WO2011138818A1 (en) * 2010-05-07 2011-11-10 パナソニック株式会社 Thin film transistor device, thin film transistor array device, organic el display device, and method for manufacturing thin film transistor device

Also Published As

Publication number Publication date
JP2545902B2 (en) 1996-10-23

Similar Documents

Publication Publication Date Title
JP3625598B2 (en) Manufacturing method of liquid crystal display device
CN102270604B (en) Structure of array substrate and manufacturing method thereof
CN102456619B (en) Array substrate, manufacturing method thereof and liquid crystal display
CN104576659A (en) Array substrate and manufacturing method thereof as well as display device
CN104900655A (en) Array substrate and preparation method thereof, and display device
WO2023024256A1 (en) Array substrate and manufacturing method therefor, and display device
CN106024813A (en) Method for manufacturing low-temperature polycrystalline silicon TFT array substrate and corresponding device
CN102723309A (en) Array substrate and manufacturing method thereof as well as display device
CN113948533A (en) Array substrate and manufacturing method thereof
CN106206623A (en) A kind of display base plate, its manufacture method, display floater and display device
JPH01167826A (en) Production of active matrix type liquid crystal display device
CN101295721B (en) Pixel structure of display panel and manufacturing method thereof
CN101170085A (en) Thin film transistor array substrate and manufacturing method thereof
JPH031838B2 (en)
CN100444007C (en) Method for manufacturing thin film transistor matrix substrate
WO2015096393A1 (en) Array substrate, manufacturing method therefor, and display device
TWI290372B (en) A method of manufacturing a thin film transistor matrix substrate
JP3370463B2 (en) Matrix display device
CN100397216C (en) Method for manufacturing thin film transistor array with double-lead structure
JP2629743B2 (en) Method for manufacturing thin film transistor
KR930005561B1 (en) Display panel of liquid crystal display device and manufacturing method thereof
TWI387826B (en) Method of manufacturing active device array substrate
JP2519763B2 (en) Method of manufacturing thin film transistor matrix
JPH01108528A (en) Manufacture of thin film transistor matrix
CN118363220A (en) Array substrate and preparation method thereof, and display panel

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12