JPH01170867A - 半導体集積回路の信頼性試験方法 - Google Patents
半導体集積回路の信頼性試験方法Info
- Publication number
- JPH01170867A JPH01170867A JP62331164A JP33116487A JPH01170867A JP H01170867 A JPH01170867 A JP H01170867A JP 62331164 A JP62331164 A JP 62331164A JP 33116487 A JP33116487 A JP 33116487A JP H01170867 A JPH01170867 A JP H01170867A
- Authority
- JP
- Japan
- Prior art keywords
- package
- voltage
- integrated circuit
- chip
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路素子の信頼性試験・及びスク
リーニングに関するものである。
リーニングに関するものである。
第８図は従来の半導体集積回路の信頼性試験である連続
動作寿命試験方法を示す試験回路図例である。図におい
て、（１）はＶｃｃ（ｆ［源）フィン１（２）は入力信
号ライン、（３）はＧＮＤライン、（４）は供試の集積
回路、（５）は負荷抵抗である。
動作寿命試験方法を示す試験回路図例である。図におい
て、（１）はＶｃｃ（ｆ［源）フィン１（２）は入力信
号ライン、（３）はＧＮＤライン、（４）は供試の集積
回路、（５）は負荷抵抗である。
集積回路（４）のＧＮＤ端子をＧＮＤライン（３）に接
続し、ＶＣＣライン（１）と集積回路（４）のＶｃｃ端
子とを接続する０またこの例ではＶｃｃライン（１）と
集積回路（４）の出力端子との間に負荷抵抗（５）を接
続し、また入力信号フィン（２）と集積回路（４）の入
力端子とを接続する。ＶＣｃライン（１）に電源電圧を
印加し、入力信号ライン（２）に入力信号を印加する。
続し、ＶＣＣライン（１）と集積回路（４）のＶｃｃ端
子とを接続する０またこの例ではＶｃｃライン（１）と
集積回路（４）の出力端子との間に負荷抵抗（５）を接
続し、また入力信号フィン（２）と集積回路（４）の入
力端子とを接続する。ＶＣｃライン（１）に電源電圧を
印加し、入力信号ライン（２）に入力信号を印加する。
上記回路で連続動作寿命試験を行うが、通常、高温雰囲
気中で連続動作寿命試験が行われる。連続動作寿命試験
によう、電界の影響による絶縁膜破壊や電気的特性値の
変動、電流の影響による断線不良などの発生状況を評価
していた。
気中で連続動作寿命試験が行われる。連続動作寿命試験
によう、電界の影響による絶縁膜破壊や電気的特性値の
変動、電流の影響による断線不良などの発生状況を評価
していた。
従来の連続動作寿命試験方法では、集積回路の内部の接
合、絶縁膜、及び配線の信頼度評価に主眼が置かれてい
るため、パッケージが集積回路に及ぼす信頼性上の影響
について、電気的に加速することは行なわれていない。
合、絶縁膜、及び配線の信頼度評価に主眼が置かれてい
るため、パッケージが集積回路に及ぼす信頼性上の影響
について、電気的に加速することは行なわれていない。
例えばプラスチックパッケージから、集積回路の表面保
護膜のピンホールを通して、不純物が注入されることに
よる不良を加速して、短時間で評価するには現在の連続
動作寿命試験方法では不十分であった。
護膜のピンホールを通して、不純物が注入されることに
よる不良を加速して、短時間で評価するには現在の連続
動作寿命試験方法では不十分であった。
この発明は、パッケージが集積回路に及ぼす信頼性上の
影響を、温度による加速だけでなく更に加速して、短時
間に評価できる信頼性試験方法を提示することを目的と
する。
影響を、温度による加速だけでなく更に加速して、短時
間に評価できる信頼性試験方法を提示することを目的と
する。
この発明に係る動作寿命試験方法は１従来の連続動作寿
命試験方法の他に集積回路のパッケージに接触する電極
を付加したものである。
命試験方法の他に集積回路のパッケージに接触する電極
を付加したものである。
集積回路のパッケージ表面に接触する電極には、正又は
負の電圧で一定、又はパルス状、又は鋸歯状の波形の電
圧を加えることによシ、パッケージからの集積回路への
影響を電界により加速する。
負の電圧で一定、又はパルス状、又は鋸歯状の波形の電
圧を加えることによシ、パッケージからの集積回路への
影響を電界により加速する。
〔発明の実施例〕 。
以下、この発明の一実施例について図を用いて説明する
。第１図はこの発明の一実施例による半導体集積回路の
信頼性試験方法を示す回路図、第２図は第１図の試験方
法の原理を説明する断面図である。図において（１）〜
（５）は第８図の従来例において説明した同一符号と同
等部分であって説明の重複を避ける。（６）は供試集積
回路のパッケージ表面に接触する電極、（７）はチップ
、（８〕はグイパッド、（９）はリード線である。
。第１図はこの発明の一実施例による半導体集積回路の
信頼性試験方法を示す回路図、第２図は第１図の試験方
法の原理を説明する断面図である。図において（１）〜
（５）は第８図の従来例において説明した同一符号と同
等部分であって説明の重複を避ける。（６）は供試集積
回路のパッケージ表面に接触する電極、（７）はチップ
、（８〕はグイパッド、（９）はリード線である。
以下、この発明の一実施例の作用について説明する・こ
の一実施例の発明は第８図にて説明した従来例の試験方
法に、パッケージ表面に接触する電極に正、又は負のＤ
Ｃ電圧をパッケージに直接印加する方法を付加したもの
である。電圧値はできるだけ高い方が加速性が良くなる
ため、短時間で信頼性を評価で°きる。
の一実施例の発明は第８図にて説明した従来例の試験方
法に、パッケージ表面に接触する電極に正、又は負のＤ
Ｃ電圧をパッケージに直接印加する方法を付加したもの
である。電圧値はできるだけ高い方が加速性が良くなる
ため、短時間で信頼性を評価で°きる。
この試験方法の原理を第２図により説明する。
パッケージ表面に接触する電極（６）と集積回路のチッ
プ（７）との間に電界を与えることにより、パッケージ
中の電子やホールや可動性イオンなどがチップ（７）の
周囲に集まシやすくなる。このようにして、チップ（７
）の表面の汚染によシ引き起こされる種々の信頼性不良
を短期間で評価することができる。
プ（７）との間に電界を与えることにより、パッケージ
中の電子やホールや可動性イオンなどがチップ（７）の
周囲に集まシやすくなる。このようにして、チップ（７
）の表面の汚染によシ引き起こされる種々の信頼性不良
を短期間で評価することができる。
なお、上記実施例では、入力信号を加えていたが、入力
信号はなくてもよい。またＶｃｃｔｉ圧も加えず、パッ
ケージへの電圧印加とＧＮＤライン接続のみでもよい。
信号はなくてもよい。またＶｃｃｔｉ圧も加えず、パッ
ケージへの電圧印加とＧＮＤライン接続のみでもよい。
また、試験時の周囲温度は高温であるとして説明したが
、周囲温度は何°Ｃでもよく、また高温高湿でもよい。
、周囲温度は何°Ｃでもよく、また高温高湿でもよい。
パッケージへの印加電圧は正又は負のＤＣ電圧だけでな
く、パルス状又は鋸歯状の波形の電圧を加えてもよい。
く、パルス状又は鋸歯状の波形の電圧を加えてもよい。
以上のように１この発明によればパッケージ表面に電圧
を加えることによシ、パッケージからのチップへの影響
を短期間に評価することができる。
を加えることによシ、パッケージからのチップへの影響
を短期間に評価することができる。
第１図はこの発明の一実施例による信頼性試験方法を示
す回路図、第２図は第１図の試験方法の原理を説明する
断面図、第８図は従来の連続動作寿命試験回路図例であ
る。 （１）はＶｃｃライン、（２）は入力信号ライン、（３
）はＧＮＤライン、（４）は集積回路、（５）は負荷抵
抗、（６）はパッケージ表面に接触する電極、（７）は
チップ、（８）はグイパッド、（９）はリード線である
。 図中、同一符号は同一、又は相当部分を示す。
す回路図、第２図は第１図の試験方法の原理を説明する
断面図、第８図は従来の連続動作寿命試験回路図例であ
る。 （１）はＶｃｃライン、（２）は入力信号ライン、（３
）はＧＮＤライン、（４）は集積回路、（５）は負荷抵
抗、（６）はパッケージ表面に接触する電極、（７）は
チップ、（８）はグイパッド、（９）はリード線である
。 図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体集積回路のパッケージ表面に接触する電極を備
えた信頼性試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331164A JPH01170867A (ja) | 1987-12-26 | 1987-12-26 | 半導体集積回路の信頼性試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331164A JPH01170867A (ja) | 1987-12-26 | 1987-12-26 | 半導体集積回路の信頼性試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170867A true JPH01170867A (ja) | 1989-07-05 |
Family
ID=18240594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331164A Pending JPH01170867A (ja) | 1987-12-26 | 1987-12-26 | 半導体集積回路の信頼性試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170867A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767585A1 (fr) * | 1997-08-19 | 1999-02-26 | Onera (Off Nat Aerospatiale) | Procede pour majorer les migrations de charges : application aux degradations par radiations ionisantes de composants partiellement ou totalement bipolaires |
| KR102730850B1 (ko) * | 2024-07-08 | 2024-11-15 | 주식회사 헥스에이아이랩스 | 기 학습된 인공지능 모델을 이용하여 반도체 소자의 신뢰성을 예측하는 방법 및 장치 |
-
1987
- 1987-12-26 JP JP62331164A patent/JPH01170867A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767585A1 (fr) * | 1997-08-19 | 1999-02-26 | Onera (Off Nat Aerospatiale) | Procede pour majorer les migrations de charges : application aux degradations par radiations ionisantes de composants partiellement ou totalement bipolaires |
| KR102730850B1 (ko) * | 2024-07-08 | 2024-11-15 | 주식회사 헥스에이아이랩스 | 기 학습된 인공지능 모델을 이용하여 반도체 소자의 신뢰성을 예측하는 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mandeya et al. | Gate–emitter pre-threshold voltage as a health-sensitive parameter for IGBT chip failure monitoring in high-voltage multichip IGBT power modules | |
| US5557195A (en) | Method and apparatus for evaluating electrostatic discharge conditions | |
| US5381105A (en) | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit | |
| US4823088A (en) | Method of and apparatus for testing semiconductor device for electrostatic discharge damage | |
| JPH0146833B2 (ja) | ||
| US7863922B2 (en) | Evaluation method of insulating film and measurement circuit thereof | |
| US6236225B1 (en) | Method of testing the gate oxide in integrated DMOS power transistors and integrated device comprising a DMOS power transistor | |
| JPH0864769A (ja) | 集積回路 | |
| JPH01170867A (ja) | 半導体集積回路の信頼性試験方法 | |
| JPH09162255A (ja) | 半導体素子の試験装置 | |
| EP0595355B1 (en) | Semiconductor device with a protection element and method for manufacturing the same | |
| JP2008157695A (ja) | 半導体素子評価装置及び半導体素子評価方法 | |
| JPH02288366A (ja) | 半導体装置 | |
| US20250105063A1 (en) | Manufacturing method and test method of power module | |
| JP3477002B2 (ja) | 半導体装置 | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPH02150055A (ja) | 半導体集積回路装置 | |
| JP2003232833A (ja) | テスト方法 | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPS6149433A (ja) | ワイヤボンデイングにおけるボ−ル形成不良検出方法 | |
| JP3257879B2 (ja) | ボンディングワイヤの短絡検出装置 | |
| JPS61284654A (ja) | 絶縁体薄膜の評価方法 | |
| JPH0929676A (ja) | 半導体デバイスのハンドリング装置 | |
| JP2715603B2 (ja) | 半導体装置 | |
| SU1170532A1 (ru) | Устройство для контроля емкости химического источника тока |