JPH01173734A - 半導体装置用フィルムキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置用フィルムキャリア、より詳しくは
フィルムキャリアにワイヤレスボンディングにより半導
体素子を連続的に組み込んでいくフィルムキャリア方式
（Ｔａｐｅ　ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ　　（
以下ＴＡＢと略する））に用いられるフィルムキャリア
の構造に関する。

〈従来の技術〉 半導体素子の実装技術においては、一定水準以上の性能
を持つ製品を高速で量産するために、自動化が図られて
いる。

この自動化を目的として開発されたものの一つに、長尺
フィルムキャリアにワイヤレスボンディングにより半導
体素子を連続的に組み込んでゆ＜ＴＡＢがある。

このＴＡＢでは、半導体素子５の各電極端子にバンブ６
を介してフィルムキャリアの対応するインナーリードが
ボンディングツールにより熱圧着された後、絶縁性の流
動レジン７によりポツティング封止され、さらに表面保
護コート１５が施されるという操作が連続的に行われる
。

そして、半導体素子がボッティング封止されたフィルム
キャリアは所定の位置で切断され、そのアウターリード
が半田８によりプリント基板９に半田付けされて半導体
装置となる（第９図参照）。

このようなＴＡＢに用いられるフィルムキャリアは、通
常ポリイミド樹脂、ポリエステル樹脂等の可撓性の絶縁
フィルムにデバイスポールやスプロケットホール等の必
要な貫通孔を打ち抜きにより形成し、そのフィルムに銅
箔を貼着し、次いで該銅箔をフォトエツチングにより、
所望の銅箔パターンのリードに形成したものである。　
そして、この銅箔３には所望の半導体素子のボンディン
グ特性を得るためあるいは防錆等のために、その両面に
０．５〜１．０μｍ厚の半田、錫等のめっき層４で被覆
形成することが一般的に行われており、また必要に応じ
て、該銅箔のインナーリード２１には半田、錫等のめっ
きが施され、アウターリード２２には金、銀、白金等貴
金属めっきが施されていることもある。

しかしながら、このような従来のフィルムキャリアは、
第１１図に示すように半導体素子５にインナーリード２
１をボンディングする時あるいはプリント基板９の外部
端子にアウターリード２２をボンディングする時にボン
ディングされない側（表側）の銅箔のめっき層が溶融し
て流れ出し、第１０図に示すように隣接するリード間を
短絡させてしまうという問題点を有していた。　この問
題点を以下に具体的に説明する。

まず、銅箔３の両面に半田（Ｓｎ９０％−Ｐｂ１０％）
めっき４がなされているフィルムキャリアの各インナー
リード（３２０ピン）２１に、第１１図に示すように、
半導体素子５がボンディングツール１４により一括ボン
ディングされる場合について説明する。　このボンディ
ングは半導体素子５の電極側に設けられている厚さ約２
０μｍの金のバンブ６とインナーリード２１とが温度約
５００’ｌ：のボンディングツール１４により押圧され
ることによりなされる。　即ち、このとき、インナーリ
ード２１およびバンブ６は１秒以内に２３０℃〜２５０
℃に達してＡｕ−３ｎ共晶温度（２３０ｔ）となり共晶
接合される。　しかし、このときボンディングツール１
４の熱によりインナーリード表側（ボンディングツール
側）の半田めっきＮ４が溶融し、その溶融半田が流れ出
して第１０図に示すようなインナーリード間の短絡が生
じてしまうという問題がある。　ところで、通常のフィ
ルムキャリアでは、インナーリードの幅７５μｍ、隣接
リード間のギャップは７５μｍであり、インナーリード
のピッチを最低１５０Ｉｉｍとすることが製品の信頼性
確保の上で限界であった。

しかしながら、近年、半導体装置の集積度の向上により
リードが多ビン化する傾向となり、そのためインナーリ
ード２１のピッチをより小さくした（ピッチ１００μｍ
以下）いわゆるファインピッチＴＡＢ用フィルムキャリ
アの開発されていることから、上述しためつきの流れ出
しによる短絡の発生を防止することが重要な課題となっ
ている。

また、インナーリードの銅箔が金めつきされているフィ
ルムキャリアについても同様な問題が生じる。　この場
合、半導体素子のバンブは錫あるいは半田で形成されて
おり、半導体素子のボンディングはインナーリードの金
とバンプの錫との共晶接合によるが、この際も表側の金
めつき層がＡｕ−３ｎ共晶反応により低温（２３０℃）
で流れ出してしまう場合（金倉われ現象）がある。

また、インナーリードが錫めっきされている場合には、
錫は融点が低く、しかも接合性に優れるため、上記の問
題は一層重大なものとなる。

めっき層４の流れ出しの問題はアウターリードにおいて
も同様であり、プリント基板実装メーカー（ＴＡＢテー
プのユーザー）が半導体素子がボンディングされたフィ
ルムキャリアのアウターリードをプリント基板の配線に
半田（Ｓ　ｎ　６０％−Ｐｂ４０％）により接続（アク
タ−リードボンディング）する際にリード間の短絡が生
じてしまう場合がある。

インナーリードに短絡が生じたフィルムキャリアはＴＡ
Ｂ実装置Ｃメーカーの方で電気チエツクにより選別除外
できるが、アクタ−リードの短絡はＴＡＢテープのユー
ザーが高価な基板に実装してからの不良となるので大き
な問題となっている。

〈発明が解決しようとする問題点〉 本発明の目的は、上述した従来技術の欠点を解消しよう
とするものであって、めっき金属の流れ出しによるリー
ドの短絡を防止することができる半導体装置用フィルム
キャリアを提供することにある。

〈問題点を解決するための手段〉 このような目的を達成するために、本発明者らは鋭意研
究の結果、リードのボンディング部付近に凹部を形成し
、ボンディングの際に溶融しためっき金属をこの凹部に
溜めて流れ出しを防止することを見い出し本発明に至っ
た。

即ち、本発明は、可撓性絶縁フィルム上に導体膜を貼着
し、所望のパターンのリードを形成してなる半導体装置
用フィルムキャリアにおいて、前記リードのボンディン
グ部付近にめっき金属流れ止め用の凹部を形成したこと
を特徴とする半導体装置用フィルムキャリアを提供する
ものである。

また、前記凹部は、インナーリードの半導体素子上の電
極との接合部および／またはアウターリードの外部端子
との接合部に形成されているのであるのがよい。

前記凹部は前記リードの表側および／または裏側に形成
されているのであるのがよい。

前記凹部の深さは、前記導体膜の厚さの尾〜賜であるが
よい。

前記凹部はエツチングにより形成されたものであるがよ
い。

以下、本発明の半導体装置用フィルムキャリアを添付図
面に示す好適実施例について詳細に説明する。

第１図は、本発明の半導体装置用フィルムキャリアの構
成例を示す部分平面図、第２図は、第１図中のＩＩ〜！
Ｉ線での断面図である。

同図に示すように、フィルムキャリア１は、ポリイミド
樹脂、ポリエチレン樹脂、ポリエステル樹脂、可撓性エ
ポキシ樹脂等の樹脂類や、紙類等の可撓性、絶縁性を有
する材料で構成されるフィルム１０を有し、このフィル
ム１０上に所望のパターンの導体膜によるリード５が接
着剤等により貼着されている。

フィルム１０には、中央部付近に半導体素子５をマウン
トするためのデバイスホール１１が形成されているとと
もに、デバイスホール１１の各辺に対応してアウターリ
ードボンディングホール１２が形成されている。

また、フィルム１０の両側端に沿ってフィルム送りのギ
ヤー（スプロケット）がかみ込むためのスプロケットホ
ール１３が形成されている。　なお、フィルムキャリア
は通常長尺物であるが、第１図には、１個の半導体素子
を装着する１単位が部分的に示されている。

このフィルムキャリア１のデバイスホール１１の周囲に
は、銅箔３によるリード２が互いに電気的に接続しない
ように形成されている。

このリード２は、内部接続のためのインナーリード２１
と、外部接続のためのアウターリード２２とで構成され
る。

インナーリード２１は、フェイスアップで位置合せして
ボンディングすることができるようデバイスホール１１
内に突出している。

このインナーリード２１の先端が、半導体素子５上の対
応する各電極にボンディングされる。

アウターリード２２は、アウターリードボンディングホ
ール１２と交差しており、プリント基板への実装に際し
、所定位置にて切断された後、プリント基板９上の対応
する外部端子にボンディング（半田付け）される。

本発明のフィルムキャリア１においては、リード２の構
造に特徴を有する。　即ち、リード２のボンディング部
付近に凹部１６を形成し、後工程でリード２の表面に形
成されるめっき層４のめっき金属が、ボンディングの際
に流れ出すのを防止するものである。　なお、ボンディ
ング部とは、インナーリードボンディングの際の半導体
素子５上の電極との接合部と、アウターリー゛ドボンデ
ィングの際の外部端子との接合部とを含む概念である。

　第１図および第２図では代表的にインナーリード２１
とアウターリード２２の双方に凹部が形成されている構
成例を示すが、本発明では、インナーリード２１とアク
タリード２２のいずれか一方にのみ。

凹部１６が形成されているものでもよい。

以下、凹部１６の形状、形成パターン等について詳細に
説明する。

第３図、第４図および第５図は、それぞれ凹部１６の平
面形状の例を示す部分拡大平面図である。

第３図に示す例では、インナーリード２１の長手方向に
延びる２木の溝状の凹部１６が形成されている。

また、第４図に示す例では、インナーリード２１の長手
方向に沿って小円形の凹部１６が並設されている。

また、第５図に示す例では、十文字状の凹部１６が形成
されている。　なお、凹部１６の形状は上記例示のもの
に限定されないことはいうまでもない。

第６図、第７図および第８図は、それぞれ凹部１６の形
成パターンの例を示すもので、第６図は第３図における
■〜■線での断面図である。

第６図に示す例では、凹部１６はインナーリード２１の
表側（半導体素子の電極ヘボンディングされない側）に
形成されている。

インナーリードボンディングを行う場合、ボンディング
ツールによりインナーリード２１の表側から加熱、加圧
するが、そのとき銅箔３の表面を被覆している例えば半
田めっき、錫めっきまたは金めつきのようなめっき層４
が溶融する。　この溶融しためっき金属は、凹部１６内
に留まるため、めっき金属の流れ出し、特にインナーリ
ード２１の幅方向への流れ出しが防止され、隣接するリ
ード間の短絡事故を防止することができる。

第７図に示す例では、凹部１６はインナーリード２１の
裏側（半導体素子の電極ヘボンディングされる側）に形
成されている。　この場合、インナーリードボンディン
グの際に溶融しためっき金属は、溝の長平方向（リード
長手方向）に沿って流れ、リードの両側方へ流れ出すこ
とはない。

第８図に示す例では、凹部１６はインナーリード２１の
両側部に形成されている。　この場合、インナーリード
ボンディングの際に溶融しためっき金属は、凹部に沿っ
て流れ、リードの両側方へ流れ出すことはない。

また、本発明では、凹部１６をインナーリード２１の表
側、裏側、側部のうち２以上の位置に形成してもよい。

インナーリード２１の表側または裏側に凹部１６を形成
する場合、凹部１６の深さは、銅箔３の厚さの尾〜弼で
あるのがよい。　凹部１６の深さが銅箔３の厚さの局未
満であると、めっき層４が厚い場合、その溶融めっき金
属の流れ出しを防止する効果が少なく、また銅箔３の厚
さの弼を超えるとインナーリードの強度が弱まり、リー
ドのたれ下がりやボンディング後のリード切れをおこし
やすくなるからである。

以上では、インナーリード２１のボンディング部に形成
された凹部１６について説明したが、アウターリード２
２のボンディング部に凹部１６を形成する場合にも、凹
部形状、形成パターン、深さ等については同様である。

また、本発明はリード２を構成する導体膜は銅箔、特に
純銅箔に限らず、例えばＣｕ−Ｚｎ合金、Ｃｕ−５ｎ合
金等の銅系合金の箔または他の金属膜であってもよい。

次に、凹部１６の形成方法の好適例について説明する。

本発明では、エツチングによりリードパターを形成する
際同時に凹部を形成するのが簡便で好ましい。　即ち、
フィルム１０上にリード２となる銅箔を貼着した後、こ
の銅箔３上にフォトレジストを塗布し、露光（焼付）、
現像して所望パターンのフォトレジストを形成するが、
この際、リード上のフォトレジストの凹部１６を形成す
る部分を除去（露光パターンによって行う）しておけば
、後にエツチングを行った際に所望パターンのリード２
およびその凹部１６が同時に形成される。　この場合、
凹部１６は微細パターンであるため、リード上のフォト
レジストの凹部形成用開口も同様であり、その開口への
エツチング液の侵入量が少ないことからエツチング速度
が遅い。　従って、エツチングにより凹部１６が銅′ｆ
３３を貫通することはなく、開口面積の調整により凹部
１６の深さを好適な範囲（銅箔その厚さの局〜ｙ２）と
することができる。

通常、リードパターン形成のためのエツチングは銅箔の
表側にフォトレジストを形成して行われるが、第７図に
示すようなリードの裏側に凹部を形成する場合には、銅
箔の裏側にも凹部形成用のフォトレジストを形成し、銅
箔の両面からエツチングを行えばよい。　　また、第８
図に示すように、リードの側部に凹部１６を形成する場
合には、エツチング液として側面エッチレートの高いン
夜を使用すればよく、フォトレジストの形成に特別の工
夫を必要としないため、製造が容易である。

〈実施例〉 以下、本発明の半導体装置用フィルムキャリアの具体的
実施例について説明する。

（実施例１） 厚さ１２５μｍ１幅３５ｍｍのポリイミド製フィルム（
デバイスホール、アウターリードボンディングホールお
よびスプロケットホール付）に接着剤により厚さ３５μ
ｍの銅箔を貼着し、次いでこの銅箔を酸洗して厚さ３０
μｍとした。　その後銅箔上にフォトレジストを形成し
、エツチングを行って所望パターンのリード（１００ビ
ン、インナーリード幅７０μｍ１ピツチ１４０μｍ）を
形成し、フォトレジストの除去、水洗を行ってフィルム
キャリアを製造した。　フォトレジストの形成にあたり
、凹部形成用の開口を設け、第３図および第６図に示す
ように各インナーリード先端部の表側にインナーリード
長手方向に伸びる２本の平行な溝（溝幅２０μｍ、長さ
１００μｍ、深さ１５μｍ）を形成した。

（実施例２） 第７図に示すように、各インナーリード先端部の裏側に
２本の平行な溝（溝幅２０μｍ１長さ１００ｍｍ、深さ
１５μｍ）を形成した以外は、実施例１と同様にしてフ
ィルムキャリアを製造した。

（実施例３） 第８図に示すように、各インナーリード先端部の両側面
にそれぞれ溝（溝幅３０μｍ１長さ１００μｍ、深さ１
５μｍ）を形成した以外は、実施例１と同様にしてフィ
ルムキャリアを製造した。

（実施例４） 第５図に示すように、各インナーリード先端部の表側に
十文字状の凹部（深さ１５μｍ）を形成した以外は、実
施例１と同様にしてフィルムキャリアを製造した。

（実施例５） 第４図に示すように、各インターリード先端部の表側に
小円形の凹部（直径２０μｍφ、深さ１５μｍ）インナ
ーリードの長手方向に沿って４個並設した以外は実施例
１と同様にしてフィルムキャリアを製造した。

く比較例〉 インナーリードに凹部を形成しない以外は実施例１と同
様にしてフィルムキャリアを製造した。

上記実施例１〜５および比較例の各フィルムキャリアの
各インナーリードに厚さ１μｍの半ＥＢ　（９０％　Ｓ
　ｎ　−１０％　ｐ　ｂ　）　メツｔｔ　ｅ　３１　Ｌ
、次いでボンディングツール（約４００ｔに加熱）を用
いて半導体素子に対しインナーリードボンディングを行
った。　各フィルムキャリアについて、インナーリード
ボンディングの際の半田めっきの流出状況を観察すると
ともに、インナーリードの短絡発生率を調べた。　その
結果を下記表１に示す。

なお、短絡発生率は、通電短絡オートチエッカ−により
調べた。

表　　　　　　　１ 表１の結果より明らかなように、本発明のフィルムキャ
リア（実施例１〜５）では、インナーリードのめっき金
属である半田の流れ出しが防止され、リードの短絡発生
がほとんど生じない。

〈発明の効果〉 本発明の半導体装置用フィルムキャリアによれば、リー
ドのボンディング部付近にめっき金属流れ止め用の凹部
を形成したことにより、めっきが施されたリードをボン
ディングする際に溶融しためっき金属が凹部内に溜まり
、流れ出しを防止する。　　これによりリードの短絡事
故が防止され、半導体装置の信頼性が向上する。

【図面の簡単な説明】

第１図は、本発明の半導体装置用フィルムキャリアの構
成例を示す部分平面図である。 第２図は第１図中のＩＩ〜ＩＩ線での断面図である。 第３図、第４図および第５図は、それぞれ本発明におけ
る凹部の形状の例を示す部分拡大平面図である。 第６図は、第３図中の■〜■線での断面図である。 第７図および第８図は、それぞれ本発明におけるインナ
ーリードの横断面図である。 第９図は従来の半導体装置用フィルムキャリアをプリン
ト基板に実装した状態を示す断面図である。 第１０図は、従来の半導体装置用フィルムキャリアにお
いて、リード上のめっき金属の流れ出しによりリード間
に短絡が生じている状態を示す部分平面図である。 第１１図は、従来の半導体装置用フィルムキャリアのイ
ンナーリードボンディングを行っている状態を示す部分
断面側面図である。 符号の説明 １・・・フィルムキャリア、 ２・・・リード、 ２１・・・インナーリード、 ２２・・・アウターリード、 ３・・・銅箔、 ４・・・めっき層、 ５・・・半導体素子、 ６・・・バンブ、 ７・・・ポツティングレジン、 ８・・・アクタ−リード接合半田、 ９・・・プリント基板、 １０・・・フィルム、 １１・・・デバイスホール、 １２・・・アウターリードボンディングホール、１３・
・・スプロケットホール、 １４・・・ボンディングツール、 １５・・・表面保護コート、 １６・・・凹部 ＦＩＧ、１ ■ Ｆ　Ｉ　Ｇ、　３ ＦＩＧ、４　　　　　　　” ＦＩＧ、５　　　　　　　　’０ ＦＩＧ、９

Claims (5)

【特許請求の範囲】
1. （１）可撓性絶縁フィルム上に導体膜を貼着し、所望の
   パターンのリードを形成してなる半導体装置用フィルム
   キャリアにおいて、 前記リードのボンディング部付近にめっき金属流れ止め
   用の凹部を形成したことを特徴とする半導体装置用フィ
   ルムキャリア。
2. （２）前記凹部は、インナーリードの半導体素子上の電
   極との接合部および／またはアウターリードの外部端子
   との接合部に形成されている特許請求の範囲第１項に記
   載の半導体装置用フィルムキャリア。
3. （３）前記凹部は、前記リードの表側および／または裏
   側に形成されている特許請求の範囲第１項または第２項
   に記載の半導体装置用フィルムキャリア。
4. （４）前記凹部の深さは、前記導体膜の厚さの１／３〜
   １／２である特許請求の範囲第１項ないし第３項のいず
   れかに記載の半導体装置用フィルムキャリア。
5. （５）前記凹部は、エッチングにより形成されたもので
   ある特許請求の範囲第１項ないし 第４項のいずれかに記載の半導体装置用フィルムキャリ
   ア。