JPH01174013A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH01174013A JPH01174013A JP62329879A JP32987987A JPH01174013A JP H01174013 A JPH01174013 A JP H01174013A JP 62329879 A JP62329879 A JP 62329879A JP 32987987 A JP32987987 A JP 32987987A JP H01174013 A JPH01174013 A JP H01174013A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- loop gain
- oscillator
- phase difference
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、引込みの高速化をはかるのに好適な、同期伝
送系の基準クロックを再生する位相同期発振器に関する
ものである。
送系の基準クロックを再生する位相同期発振器に関する
ものである。
通信網全体を１つの基準クロックに同期させる同期伝送
系は、フレキシブルな網運用が実現できるという特徴が
ある。上記システムでは、基準クロックに同期したクロ
ックを発生するために、各局に置かれる網同期装置の出
力安定化が重要な課題になる。同期時の位相安定化をは
かるためには、位相同期回路のループゲインを低くする
ことが考えられるが、上記ループゲインを低くすると逆
に引込み時間が長くなるという問題があり、この解決法
として、例えば特開昭５７−１４１１３７号に記載され
た方法がある。上記方法による引込み特性を第４図に示
す。まず、基準クロック入力と装置出力クロックとの周
波数差が大きい場合は、位相同期回路のループゲインを
高く設定し、大きなステップで出力周波数を変化させ、
引込みの高速化をはかる（引込み制御）。ついで、周波
数差が小さくなるとループゲインを下げ、細かく出力周
波数を制御して入出力周波数を同期させる。上記方法で
は引込み時間が短縮できるが、入出力周波数が同期する
までの収束時間が長くかかる。
系は、フレキシブルな網運用が実現できるという特徴が
ある。上記システムでは、基準クロックに同期したクロ
ックを発生するために、各局に置かれる網同期装置の出
力安定化が重要な課題になる。同期時の位相安定化をは
かるためには、位相同期回路のループゲインを低くする
ことが考えられるが、上記ループゲインを低くすると逆
に引込み時間が長くなるという問題があり、この解決法
として、例えば特開昭５７−１４１１３７号に記載され
た方法がある。上記方法による引込み特性を第４図に示
す。まず、基準クロック入力と装置出力クロックとの周
波数差が大きい場合は、位相同期回路のループゲインを
高く設定し、大きなステップで出力周波数を変化させ、
引込みの高速化をはかる（引込み制御）。ついで、周波
数差が小さくなるとループゲインを下げ、細かく出力周
波数を制御して入出力周波数を同期させる。上記方法で
は引込み時間が短縮できるが、入出力周波数が同期する
までの収束時間が長くかかる。
上記従来技術は、引込み完了後にループゲインを下げる
ために、実際に入出力周波数が同期するまでの時間、す
なわち収束時間が長くなるという問題点があった。
ために、実際に入出力周波数が同期するまでの時間、す
なわち収束時間が長くなるという問題点があった。
本発明は、入出力周波数が同期するまでの収束時間を短
縮した位相同期発振器を得ることを目的とする。
縮した位相同期発振器を得ることを目的とする。
上記目的は、最初にループゲインを高くしておき、入出
力周波数の大小関係が変化するたびごとに、ループゲイ
ンを順次小さくすることによって達成される。
力周波数の大小関係が変化するたびごとに、ループゲイ
ンを順次小さくすることによって達成される。
出力周波数ｆ、がｆ□からｆ２に変ったときに、入力周
波数ｆｉｎとの大小関係が変ったとすると、ｆ工〉ｆｉ
ｎの場合は ｆｌ＞ｆｉｎ＞ｆｚ が成立つ。したがって、このとき位相同期回路のループ
ゲインを下げると、出力周波数ｆ３はｆ工＞ｆ３＞ｆ。
波数ｆｉｎとの大小関係が変ったとすると、ｆ工〉ｆｉ
ｎの場合は ｆｌ＞ｆｉｎ＞ｆｚ が成立つ。したがって、このとき位相同期回路のループ
ゲインを下げると、出力周波数ｆ３はｆ工＞ｆ３＞ｆ。
であり、入力周波数ｆｉｎとの関係は
ｆ□）ｆ ＋ ｎ ＞ ｆ ３
あるいは ｆ３）ｆ；ｎ＞ｆａ
になる。上記のようにｆｉｎの値が存在する領域が限定
されるので、高速に同期することが可能になる。入出力
周波数の大小は、位相差の変化方向を調べることによっ
て判定できる。
されるので、高速に同期することが可能になる。入出力
周波数の大小は、位相差の変化方向を調べることによっ
て判定できる。
つぎに本発明の実施例を図面とともに説明する。
第１図は本発明による位相同期発振器の一実施例を示す
構成図、第２図は上記実施例の処理回路における同期引
込み制御のフローチャートを示す図、第３図は上記実施
例の周波数制御特性を示す図で、（ａ）は制御状態図、
（ｂ）は位相差の変化を示す図である。第１図において
、位相比較器（ｐｃ）１は入出力周波数間の位相差を検
出し、処理回路（ＣＰＵ）２に出力する。上記処理回路
２は上記位相差にループゲインを乗算した値を制御値と
して出力する。周波数シンセサイザ（Ｓｙｎ） ４は基
準発振器（Ｏｓｃ） ３の出力に同期した周波数を出力
するものであり、上記処理回路２からの制御値に対応し
て出力周波数を変化させる機能を持っている。
構成図、第２図は上記実施例の処理回路における同期引
込み制御のフローチャートを示す図、第３図は上記実施
例の周波数制御特性を示す図で、（ａ）は制御状態図、
（ｂ）は位相差の変化を示す図である。第１図において
、位相比較器（ｐｃ）１は入出力周波数間の位相差を検
出し、処理回路（ＣＰＵ）２に出力する。上記処理回路
２は上記位相差にループゲインを乗算した値を制御値と
して出力する。周波数シンセサイザ（Ｓｙｎ） ４は基
準発振器（Ｏｓｃ） ３の出力に同期した周波数を出力
するものであり、上記処理回路２からの制御値に対応し
て出力周波数を変化させる機能を持っている。
つぎに、ループゲインを変化する機能を有している上記
処理回路２の動作を説明する。上記処理回路２はマイク
ロプロセッサを含んでおり、上記マイクロプロセッサが
あらかじめ入力されたプログラムによって、ループゲイ
ンの値を変更する機能をはたしている。上記処理のフロ
ーチャートを第２図に示す。制御周期ごとに位相差デー
タＰＤを入力し、前回データとの差を調べ、上記差がな
い（すなわち、制御周期間の位相変化が位相比較器１の
検出限界内である）場合は、周波数差が小さくなってい
ると見なして引込みを完了する。位相差データＰＤが変
化した場合はその絶対値を調べ、それが小さくなってい
る場合に入出力周波数の大小関係が前回と変ったことを
示しているので、ループゲインＧを半分にする。ここで
、上記ループゲインＧが、あらかじめ設定した最小値Ｇ
ト。
処理回路２の動作を説明する。上記処理回路２はマイク
ロプロセッサを含んでおり、上記マイクロプロセッサが
あらかじめ入力されたプログラムによって、ループゲイ
ンの値を変更する機能をはたしている。上記処理のフロ
ーチャートを第２図に示す。制御周期ごとに位相差デー
タＰＤを入力し、前回データとの差を調べ、上記差がな
い（すなわち、制御周期間の位相変化が位相比較器１の
検出限界内である）場合は、周波数差が小さくなってい
ると見なして引込みを完了する。位相差データＰＤが変
化した場合はその絶対値を調べ、それが小さくなってい
る場合に入出力周波数の大小関係が前回と変ったことを
示しているので、ループゲインＧを半分にする。ここで
、上記ループゲインＧが、あらかじめ設定した最小値Ｇ
ト。
（ここでは同期中に用いるループゲインとしている）に
なった場合は、引込み完了とする。上記ループゲインＧ
および位相差データＰＤから制御値ＣＮＴを計算し、周
波数シンセサイザ４に出力する。上記周波数シンセサイ
ザ４の発振器には、上記制御値ＣＮＴにほぼ比例した周
波数変化がおこる。すなわち、Δｆを周波数変化幅とす
ると、出力周波数ｆ０はつぎのように表わせる。
なった場合は、引込み完了とする。上記ループゲインＧ
および位相差データＰＤから制御値ＣＮＴを計算し、周
波数シンセサイザ４に出力する。上記周波数シンセサイ
ザ４の発振器には、上記制御値ＣＮＴにほぼ比例した周
波数変化がおこる。すなわち、Δｆを周波数変化幅とす
ると、出力周波数ｆ０はつぎのように表わせる。
ｆｏ＝ｆｃ＋ΔｆＸ（ＣＮＴ ＣＮＴｃ）ただし、ｆ
ｃは中心周波数、ＣＮＴｃは中心制御値である。
ｃは中心周波数、ＣＮＴｃは中心制御値である。
第３図は出力周波数の制御特性を示す図で、（ａ）は制
御される状態を示し、（ｂ）は位相差の変化をそれぞれ
示している。第３図（ｂ）に示す位相差が減少した時点
でループゲインＧを半分にすると、出力周波数はそれ以
前における２回の出力周波数のほぼ中間の値となり、入
力周波数に急速に近づいている。以下、上記の制御を繰
返し、上記ループゲインＧがＧａ１ｎの最小値になった
場合、あるいは位相差データが前回と変化しなかった場
合に、引込み完了とする。ここでは位相差データが変化
しない場合が１回でも引込み完了としているが、複数回
連続して位相差データが変化しない場合を引込み完了と
してもよい。
御される状態を示し、（ｂ）は位相差の変化をそれぞれ
示している。第３図（ｂ）に示す位相差が減少した時点
でループゲインＧを半分にすると、出力周波数はそれ以
前における２回の出力周波数のほぼ中間の値となり、入
力周波数に急速に近づいている。以下、上記の制御を繰
返し、上記ループゲインＧがＧａ１ｎの最小値になった
場合、あるいは位相差データが前回と変化しなかった場
合に、引込み完了とする。ここでは位相差データが変化
しない場合が１回でも引込み完了としているが、複数回
連続して位相差データが変化しない場合を引込み完了と
してもよい。
なお、上記実施例は、動作開始時に最大値に設定したル
ープゲインを、位相差データの絶対値が小さくなるごと
に順次小さくしたが、上記位相差データの所定時間内の
変化を複数の設定値で区分し、該区分に対応したループ
ゲインを設定してもよい。
ープゲインを、位相差データの絶対値が小さくなるごと
に順次小さくしたが、上記位相差データの所定時間内の
変化を複数の設定値で区分し、該区分に対応したループ
ゲインを設定してもよい。
上記のようにすることによって、引込み完了し入出力周
波数が同期するまでの収束時間を短くすることができる
。
波数が同期するまでの収束時間を短くすることができる
。
上記のように本発明による位相同期発振器は。
基準クロック入力と出力クロックとの位相差を検出する
手段と、上記位相差データから制御値を算出する手段と
、上記制御値により周波数が制御される発振器とを備え
た位相同期発振器において、位相同期ループのループゲ
インを、上記入出力周波数差に応じて変化させる手段を
設けたことにより、同期引込み終了の収束時間を短縮す
ることができる。
手段と、上記位相差データから制御値を算出する手段と
、上記制御値により周波数が制御される発振器とを備え
た位相同期発振器において、位相同期ループのループゲ
インを、上記入出力周波数差に応じて変化させる手段を
設けたことにより、同期引込み終了の収束時間を短縮す
ることができる。
第１図は本発明による位相同期発振器の一実施例を示す
構成図、第２図は上記実施例の処理回路における同期引
込み制御のフローチャートを示す図、第３図は上記実施
例の周波数制御特性を示す図で、（ａ）は制御状態図、
（ｂ）は位相差の変化を示す図、第４図は従来の周波数
制御特性を示す図である。 １ ・位相比較器（ＰＣ） ２・・・処理回路（ＣＰ Ｕ） ４・・・周波数シンセサイザ（Ｓｙｎ）ｆｉｎ・・・基
準クロック入力 ｆ。・・・出力クロック 代理人弁理士 中 村 純之助 （：イ）下目比較器（ｐｃ）’２：Ｉｎ−裡回”ｆＪ（
ＣＰＵ）４：同表」父シンぞガイ寸”（Ｓソれ）ｆＬ殆
基譚２０い、７ベカ ｆ。：土りタロい・フ第３図 （ａ）
構成図、第２図は上記実施例の処理回路における同期引
込み制御のフローチャートを示す図、第３図は上記実施
例の周波数制御特性を示す図で、（ａ）は制御状態図、
（ｂ）は位相差の変化を示す図、第４図は従来の周波数
制御特性を示す図である。 １ ・位相比較器（ＰＣ） ２・・・処理回路（ＣＰ Ｕ） ４・・・周波数シンセサイザ（Ｓｙｎ）ｆｉｎ・・・基
準クロック入力 ｆ。・・・出力クロック 代理人弁理士 中 村 純之助 （：イ）下目比較器（ｐｃ）’２：Ｉｎ−裡回”ｆＪ（
ＣＰＵ）４：同表」父シンぞガイ寸”（Ｓソれ）ｆＬ殆
基譚２０い、７ベカ ｆ。：土りタロい・フ第３図 （ａ）
Claims (1)
- 【特許請求の範囲】 １、基準クロック入力と出力クロックとの位相差を検出
する手段と、上記位相差データから制御値を算出する手
段と、上記制御値により周波数が制御される発振器とを
備えた位相同期発振器において、位相同期ループのルー
プゲインを、上記入出力周波数差に応じて変化させる手
段を設けたことを特徴とする位相同期発振器。 ２、上記ループゲインは、上記位相同期発振器の動作開
始時に最大値に設定し、それ以後位相差データの絶対値
が小さくなることに、順次小さくすることを特徴とする
特許請求の範囲第１項に記載した位相同期発振器。 ３、上記位相差データの所定時間内変化を複数の設定値
により区分し、該区分に対応したループゲインを設定す
ることを特徴とする特許請求の範囲第１項または第２項
に記載した位相同期発振器。 ４、上記位相差データは、一定時間内の変化が所定値以
下の場合、あるいはループゲインが所定値以下になった
場合に、引込み完了と判定することを特徴とする特許請
求の範囲第１項ないし第３項のいずれかに記載した位相
同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329879A JPH01174013A (ja) | 1987-12-28 | 1987-12-28 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329879A JPH01174013A (ja) | 1987-12-28 | 1987-12-28 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174013A true JPH01174013A (ja) | 1989-07-10 |
Family
ID=18226266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329879A Pending JPH01174013A (ja) | 1987-12-28 | 1987-12-28 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276416A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 位相同期回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126452A (ja) * | 1974-08-29 | 1976-03-04 | Fujitsu Ltd |
-
1987
- 1987-12-28 JP JP62329879A patent/JPH01174013A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126452A (ja) * | 1974-08-29 | 1976-03-04 | Fujitsu Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276416A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH01174013A (ja) | 位相同期発振器 | |
| JP3296297B2 (ja) | 同期制御方式 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP4410873B2 (ja) | クロック発生装置 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPH01109969A (ja) | 位相同期クロツクパルス発生装置 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP2710969B2 (ja) | 位相同期ループ装置 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JPH10145228A (ja) | ディジタル位相同期方法及びその装置 | |
| JPH0320180B2 (ja) | ||
| JP2002359554A (ja) | Ｐｌｌ回路 | |
| JPH0834487B2 (ja) | コスタスループ型復調装置 | |
| JPS60216647A (ja) | ジツタ除去同期装置 | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPH0313023A (ja) | 位相同期回路 | |
| JPH0490177A (ja) | デジタルテープレコーダーの同期システム | |
| JPH04235415A (ja) | 位相同期ループ回路 | |
| JPH04154220A (ja) | 位相同期回路 | |
| KR19990033494A (ko) | 주파수 동기 제어방법 및 이를 수행하는 위상 동기 루프 |