JPH01174149A - タイムスロット入替え装置における監視方式 - Google Patents
タイムスロット入替え装置における監視方式Info
- Publication number
- JPH01174149A JPH01174149A JP33281487A JP33281487A JPH01174149A JP H01174149 A JPH01174149 A JP H01174149A JP 33281487 A JP33281487 A JP 33281487A JP 33281487 A JP33281487 A JP 33281487A JP H01174149 A JPH01174149 A JP H01174149A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- modulo
- time slot
- temporary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000011164 ossification Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は監視方式に関し、特にタイムスロット入替え装
置における監視方式に関するものである。
置における監視方式に関するものである。
従来のタイムスロット入替え装置における監視方式の構
成を第２図（−示す。この図１＝おいて入力信号１５の
あるタイムスロットに着目し。
成を第２図（−示す。この図１＝おいて入力信号１５の
あるタイムスロットに着目し。
これを遅延回路１６で一時記憶装置１２の出力側の位相
に合せる。一時記憶装置１２から出力された信号１６と
遅延回路１６から出力された信号を照合回路１４で照合
する。制御回路１１は監視するタイムスロットヲ順次移
し、一時記憶装置１２のすべての領域を監視している。
に合せる。一時記憶装置１２から出力された信号１６と
遅延回路１６から出力された信号を照合回路１４で照合
する。制御回路１１は監視するタイムスロットヲ順次移
し、一時記憶装置１２のすべての領域を監視している。
上述した従来の監視方式は１人力信号そのもので一時記
憶装置の監視を行っているため、入力信号が固定的であ
ると有効な監視にはならないという欠点がある。すなわ
ち入力された信号監視しているという問題点がある。例
えば入力信号が１１”固定であると、”１″の書込み。
憶装置の監視を行っているため、入力信号が固定的であ
ると有効な監視にはならないという欠点がある。すなわ
ち入力された信号監視しているという問題点がある。例
えば入力信号が１１”固定であると、”１″の書込み。
読出しの繰返しであり、一時記憶装置が障害で“１″と
なっていても発見できない。
なっていても発見できない。
本発明は従来のもののこのような問題点を解決しようと
するもので、入力信号のパターンに依存することなく監
視対象の監視ができる監視方式を提供するものである。
するもので、入力信号のパターンに依存することなく監
視対象の監視ができる監視方式を提供するものである。
骨化するための２を法とする和演算回路と、符号化、復
号化のための信号列を発生するパターン発生回路と、信
号の選択回路と、該選択回路を制御回路と、一時記憶装
置の入力側と出力側で位相を合せるための遅延回路と、
照合回路とを含んで構成される。
号化のための信号列を発生するパターン発生回路と、信
号の選択回路と、該選択回路を制御回路と、一時記憶装
置の入力側と出力側で位相を合せるための遅延回路と、
照合回路とを含んで構成される。
次（二本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路構成図である。入力さ
れた信号列１〜ｎはパターン発生回路６で発生した信号
列とｍｏｄｕｌｏ ２の和演算回路１で演算が行われる
。選択回路２は制御回路４の指示（二より監視対象とな
っているタイムスロットのみｍｏｄｕｌｏ ２の和演算
回′路１の出力を選ぶ。監視対象となっているタイムス
ロットの信号列とパターン発生回路６の信号列と、制御
回路４の制御情報は遅延回路（ＤＬ）６を通り。
れた信号列１〜ｎはパターン発生回路６で発生した信号
列とｍｏｄｕｌｏ ２の和演算回路１で演算が行われる
。選択回路２は制御回路４の指示（二より監視対象とな
っているタイムスロットのみｍｏｄｕｌｏ ２の和演算
回′路１の出力を選ぶ。監視対象となっているタイムス
ロットの信号列とパターン発生回路６の信号列と、制御
回路４の制御情報は遅延回路（ＤＬ）６を通り。
一時記憶回路５の出力側の位相（二合わせられる。
一時記憶回路５の出力中の監視対象となっているタイム
スロットの信号列はｍｏｄｕｌｏ ２の和演算回路７で
復号化され、照合回路９で照合される。また選択回路８
では復号化された信号を出力する。
スロットの信号列はｍｏｄｕｌｏ ２の和演算回路７で
復号化され、照合回路９で照合される。また選択回路８
では復号化された信号を出力する。
本発明はこのよう（−ｍｏｄｕｌｏ ２の和演算回路で
和をとることにより入力信号をランダムパターンに変換
している。
和をとることにより入力信号をランダムパターンに変換
している。
すなわち、第３図に示す入力信号（ＤＡＴＡ）は０″で
ある確率がα、″１”である確率が（１−α）と仮定し
、ランダム系列信号（ＰＴＮ）は０″である確率が捧、
１１″である確率が捧である。ここで出力信号（ＯＵＴ
）が７０″となる確率は“入力信号＝ランダム系列信号
＝０″。
ある確率がα、″１”である確率が（１−α）と仮定し
、ランダム系列信号（ＰＴＮ）は０″である確率が捧、
１１″である確率が捧である。ここで出力信号（ＯＵＴ
）が７０″となる確率は“入力信号＝ランダム系列信号
＝０″。
或は”入力信号＝ランダム系列信号＝１″となる確率で
与えられる。
与えられる。
Ｆ’ｏｕｔ＝Ｏ−Ｐ（ＤＡＴＡ、ＰＴＮ）＝Ｐ（０，０
）＋Ｐ（１，１） Ａ＝α・％＋（，１−α
）・捧＝％ 同様に出力が”１″となる確率は°入力信号＝１でラン
ダム系列信号＝０”、或は”入力信号＝０でランダム系
列信号＝１”で与えられる。
）＋Ｐ（１，１） Ａ＝α・％＋（，１−α
）・捧＝％ 同様に出力が”１″となる確率は°入力信号＝１でラン
ダム系列信号＝０”、或は”入力信号＝０でランダム系
列信号＝１”で与えられる。
Ｐ□ｕｔ＝ｊ ＝Ｐ（ＤＡＴＡ、ＰＴＮ）＝Ｐ（０，１
）＋Ｐ（１，０） ＝α・捧＋（１−α）・捧＝捧 よって出力は９０”と１′が捧の確率で出力される。す
なわち、ランダム系列信号となる。
）＋Ｐ（１，０） ＝α・捧＋（１−α）・捧＝捧 よって出力は９０”と１′が捧の確率で出力される。す
なわち、ランダム系列信号となる。
以下今日
〔発明の効果〕
以上説明したように２本発明は監視対象の入力において
、入力信号列：：対し、あるランダム系列信号とｍｏｄ
ｕｌｏ ２の和演算を行う機能を追加することで監視対
象への入力信号をランダムパターンに変換し、監視を行
うことにより入力される信号のパターンに依存すること
なく、監視対象の監視ができる効果がある。
、入力信号列：：対し、あるランダム系列信号とｍｏｄ
ｕｌｏ ２の和演算を行う機能を追加することで監視対
象への入力信号をランダムパターンに変換し、監視を行
うことにより入力される信号のパターンに依存すること
なく、監視対象の監視ができる効果がある。
第１図は本発明の一実施例の回路構成図、第２図は従来
のものの回路構成図、第３図は和演算回路の動作説明図
である。 １・・・ｍｏｄｕｌｏ ２の和演算回路、２・・・選択
回路。 ３・・・パターン発生回路、４・・・制御回路、５・・
・一時記憶装置、６・・・遅延回路、７・・・ｍｏｄｕ
ｌｏ ２の和演算回路、８・・・選択回路、９・・・照
合回路。 １１・・・制御回路、１２・・・一時記憶装置、１３・
・・遅延回路、１４・・・照合回路。 ｍｌへ 第２図 第３図
のものの回路構成図、第３図は和演算回路の動作説明図
である。 １・・・ｍｏｄｕｌｏ ２の和演算回路、２・・・選択
回路。 ３・・・パターン発生回路、４・・・制御回路、５・・
・一時記憶装置、６・・・遅延回路、７・・・ｍｏｄｕ
ｌｏ ２の和演算回路、８・・・選択回路、９・・・照
合回路。 １１・・・制御回路、１２・・・一時記憶装置、１３・
・・遅延回路、１４・・・照合回路。 ｍｌへ 第２図 第３図
Claims (1)
- １、入力信号を一時記憶装置にシーケンシャルに書込み
ランダムに読出し、またはランダムに書込みシーケンシ
ャルに読出して前記信号のタイムスロットの入替えを行
うタイムスロット入替え装置において、入力信号を符号
化するための２を法とする和演算回路と、符号化された
信号を復号化するための２を法とする和演算回路と、符
号化および復号化のための信号列を発生するパターン発
生回路と、信号を選択する選択回路と、該選択回路を制
御する制御回路と、一時記憶装置の入力側と出力側で位
相を合せるための遅延回路と、照合回路とを含むことを
特徴とする監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33281487A JPH01174149A (ja) | 1987-12-28 | 1987-12-28 | タイムスロット入替え装置における監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33281487A JPH01174149A (ja) | 1987-12-28 | 1987-12-28 | タイムスロット入替え装置における監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174149A true JPH01174149A (ja) | 1989-07-10 |
Family
ID=18259100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33281487A Pending JPH01174149A (ja) | 1987-12-28 | 1987-12-28 | タイムスロット入替え装置における監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692842A (en) * | 1995-04-28 | 1997-12-02 | Seiko Epson Corporation | Guide shaft assembly for a printer |
-
1987
- 1987-12-28 JP JP33281487A patent/JPH01174149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692842A (en) * | 1995-04-28 | 1997-12-02 | Seiko Epson Corporation | Guide shaft assembly for a printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Plank | A tutorial on Reed–Solomon coding for fault‐tolerance in RAID‐like systems | |
| Meier et al. | The self-shrinking generator | |
| JPS60232724A (ja) | デジタル通信システムのエラー検出及び訂正 | |
| JPWO2008078390A1 (ja) | データ圧縮装置およびデータ復元装置 | |
| KR20120058556A (ko) | 인코딩 및 디코딩 프로세스들을 위해 심볼들의 영속적 비활성화에 의한 ｆｅｃ 코드들을 활용하는 방법 및 장치 | |
| JPH01174149A (ja) | タイムスロット入替え装置における監視方式 | |
| JP2576385B2 (ja) | データ保護装置 | |
| CN114461703A (zh) | 多通道数据处理方法、装置、电子设备和存储介质 | |
| US20080104492A1 (en) | Data Processing | |
| US10503477B2 (en) | Galois field pipelined multiplier with polynomial and beta input passing scheme | |
| JPH0476540B2 (ja) | ||
| JP2004152001A (ja) | 格納装置、プログラム、ならびに、格納方法 | |
| Chen | Multisequence linear shift register synthesis and its application to BCH decoding | |
| US5510971A (en) | Safety control device and process with analog power output | |
| JPH0548581A (ja) | パリテイ付加方式 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| JP2002342072A (ja) | ランダムデータ生成装置、データランダム化装置、ランダムデータ生成方法及びプログラム | |
| SU543941A1 (ru) | Адаптивное вычислительное устройство | |
| EP4002748A1 (en) | An apparatus | |
| JP2594766B2 (ja) | データ圧縮方式およびデータ圧縮方法 | |
| JPH043135B2 (ja) | ||
| SU890409A1 (ru) | Генератор функций | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| JPH05316104A (ja) | 符号化装置および復号化装置 | |
| Kolata | Another Promising Code Falls: A code that looked too good to be true has a fatal weakness and now can be broken in a few seconds |