JPH01183181A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01183181A JPH01183181A JP63006833A JP683388A JPH01183181A JP H01183181 A JPH01183181 A JP H01183181A JP 63006833 A JP63006833 A JP 63006833A JP 683388 A JP683388 A JP 683388A JP H01183181 A JPH01183181 A JP H01183181A
- Authority
- JP
- Japan
- Prior art keywords
- face
- protective film
- light emitting
- sin
- faces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体レーザの端面保護膜形成方法に関し、端面以外の
部分に付着した該保護膜物質をエツチングで除去するに
おいて、反応ガスとして酸素を含有しないガスを用いて
なすプラズマエツチングの方法に関し、 半導体発光装置の発光端面以外の部分に付着した保護膜
材質を、手作業に依存することなく除去する方法を提供
することを目的とし、 半導体発光素子の光放射端面を保護する保護膜を付着す
る際、光放射端面以外の面上の保護膜材質を除去するに
おいて、前記半導体発光素子の前記三面に対し酸素（Ｏ
２）を含まない反応ガスで反応性イオンエツチングを施
し、光照射端面以外の面の保護膜材質を除去することを
特徴とする半導体装置の製造方法を含み構成する。
部分に付着した該保護膜物質をエツチングで除去するに
おいて、反応ガスとして酸素を含有しないガスを用いて
なすプラズマエツチングの方法に関し、 半導体発光装置の発光端面以外の部分に付着した保護膜
材質を、手作業に依存することなく除去する方法を提供
することを目的とし、 半導体発光素子の光放射端面を保護する保護膜を付着す
る際、光放射端面以外の面上の保護膜材質を除去するに
おいて、前記半導体発光素子の前記三面に対し酸素（Ｏ
２）を含まない反応ガスで反応性イオンエツチングを施
し、光照射端面以外の面の保護膜材質を除去することを
特徴とする半導体装置の製造方法を含み構成する。
本発明は、半導体レーザの端面保護膜形成方法に関し、
端面以外の部分に付着した該保護膜材質をエツチングで
除去するにおいて、反応ガスとして酸素を含有しないガ
スを用いてなすプラズマエツチングの方法に関する。
端面以外の部分に付着した該保護膜材質をエツチングで
除去するにおいて、反応ガスとして酸素を含有しないガ
スを用いてなすプラズマエツチングの方法に関する。
半導体発光素子の多くのものはレーザ、発光ダイオード
（ＬＥＤ）などのように端面から光を放射する構成をと
っている。その端面は、酸素などによる劣化防止のため
に、またレーザが反射率に敏感であるので反射率制御の
ために保護膜（パッシベーション）が形成されている。
（ＬＥＤ）などのように端面から光を放射する構成をと
っている。その端面は、酸素などによる劣化防止のため
に、またレーザが反射率に敏感であるので反射率制御の
ために保護膜（パッシベーション）が形成されている。
通常、この保護膜はプラズマ気相成長（ＣＶＤ ） 、
真空蒸着などによって窒化シリコン（ＳｉＮ ） 、ア
ルミナ（／／４１０３）、二酸化シリコン（５ｉＯ２）
などのガラスを付着することによって形成される。しか
し、どの方法においても、端面に保護膜を付着させよう
とした場合、端面以外の部分例えば電極に保護膜が付き
、そうなると電極にワイヤを接着することができなくな
る問題がある。
真空蒸着などによって窒化シリコン（ＳｉＮ ） 、ア
ルミナ（／／４１０３）、二酸化シリコン（５ｉＯ２）
などのガラスを付着することによって形成される。しか
し、どの方法においても、端面に保護膜を付着させよう
とした場合、端面以外の部分例えば電極に保護膜が付き
、そうなると電極にワイヤを接着することができなくな
る問題がある。
従来、この端面以外の部分の付着物を除去する方法とし
て、（１）端面以外の部分をワックスなどでカバーして
から保護膜を付着する方法と、（２）保護膜付着後に端
面をなんらかの物質でカバーしエツチングで端面以外の
部分の保護膜を除去する方法がある。
て、（１）端面以外の部分をワックスなどでカバーして
から保護膜を付着する方法と、（２）保護膜付着後に端
面をなんらかの物質でカバーしエツチングで端面以外の
部分の保護膜を除去する方法がある。
第６図を参照すると、ガラス板３１上に半導体レーザの
如き素子３２を配置し、端面以外の部分をワックス３３
（レジストであってもよい。）でカバーした後に矢印に
示す方向に保護膜３４を付着するのが前記＋１）の方法
であり、（２）の方法においては、第７図に示される如
く１、素子に保護膜３４を付けた後に、端面をワックス
３３でカバーし、しかる後に端面以外の部分の上の保護
膜３４ａをエツチングで除去する。
如き素子３２を配置し、端面以外の部分をワックス３３
（レジストであってもよい。）でカバーした後に矢印に
示す方向に保護膜３４を付着するのが前記＋１）の方法
であり、（２）の方法においては、第７図に示される如
く１、素子に保護膜３４を付けた後に、端面をワックス
３３でカバーし、しかる後に端面以外の部分の上の保護
膜３４ａをエツチングで除去する。
上記二つの方法はいずれもワックスで所望部分をカバー
する作業を必要とし、それは手作業によるものであるの
で歩留りが悪い問題がある。事実半導体レーザ、ＬＥＤ
などは自動的な作業で形成されるが、この保護膜の処理
の作業だけは自動化が難しく、全工程中で唯一つの手作
業を要するものであり、それが半導体発光装置のコスト
を高める原因となっている。
する作業を必要とし、それは手作業によるものであるの
で歩留りが悪い問題がある。事実半導体レーザ、ＬＥＤ
などは自動的な作業で形成されるが、この保護膜の処理
の作業だけは自動化が難しく、全工程中で唯一つの手作
業を要するものであり、それが半導体発光装置のコスト
を高める原因となっている。
そこで本発明は、半導体発光装置の発光端面以外の部分
に付着した保護膜材質を、手作業に依存することなく除
去する方法を提供することを目的とする。
に付着した保護膜材質を、手作業に依存することなく除
去する方法を提供することを目的とする。
上記問題点は、半導体発光素子の光放射端面を保護する
保護膜を付着する際、光放射端面以外の面上の保護膜材
質を除去するにおいて、前記半導体発光素子の前記三面
に対し酸素（Ｏ２）を含まない反応ガスで反応性イオン
エツチングを施し、光照射端面以外の面の保護膜材質を
除去することを特徴とする半導体装置の製造方法によっ
て解決される。
保護膜を付着する際、光放射端面以外の面上の保護膜材
質を除去するにおいて、前記半導体発光素子の前記三面
に対し酸素（Ｏ２）を含まない反応ガスで反応性イオン
エツチングを施し、光照射端面以外の面の保護膜材質を
除去することを特徴とする半導体装置の製造方法によっ
て解決される。
上記した方法を実験によって確かめるために、第１図に
示される装置を用いた。なお同図において、１）はチャ
ンバ、１２と１３は対向する平行平板の電極、１４は試
料台、１５は試料、１６は反応ガスのガス導入口、１７
はＲＦ電源であり、この装置は、反応ガスをチャンバ１
）内に送り、高周波を加えることにより反応性イオンエ
ツチング（ＲＩＥ ）によって保護膜をエツチングする
ための装置である。
示される装置を用いた。なお同図において、１）はチャ
ンバ、１２と１３は対向する平行平板の電極、１４は試
料台、１５は試料、１６は反応ガスのガス導入口、１７
はＲＦ電源であり、この装置は、反応ガスをチャンバ１
）内に送り、高周波を加えることにより反応性イオンエ
ツチング（ＲＩＥ ）によって保護膜をエツチングする
ための装置である。
本発明では、第１図の装置を用いる実験において、（１
）反応ガス、（２）試料台のそれぞれの物質を変えた場
合に、第２図に示される結果を得た。なお、試料１５は
、３００μｍ Ｘ １０＋＋＋ｍＸ １００＃ ｍの
棒状のＩｎＰ基板に予めＳｉＮ膜を三面に付着しておい
たものである。
）反応ガス、（２）試料台のそれぞれの物質を変えた場
合に、第２図に示される結果を得た。なお、試料１５は
、３００μｍ Ｘ １０＋＋＋ｍＸ １００＃ ｍの
棒状のＩｎＰ基板に予めＳｉＮ膜を三面に付着しておい
たものである。
実験結果から、ＣＦ１＋ ０２の反応ガスを用いた場合
においては、試料台の材質に左右されることなく、三面
の上のＳｉＮはすべてエツチングされた〔同図（ａｌ
、 ［ｄ） 、 （（イ）の例〕。
においては、試料台の材質に左右されることなく、三面
の上のＳｉＮはすべてエツチングされた〔同図（ａｌ
、 ［ｄ） 、 （（イ）の例〕。
Ａｒを用いた場合では、試料台と同じ物質が横のＳｉＮ
膜の上にさらに付着した〔同図（Ｃ） 、 ｆｆｌ 、
（１）の例〕。
膜の上にさらに付着した〔同図（Ｃ） 、 ｆｆｌ 、
（１）の例〕。
ＣＨＦ３＋Ｈ２を用いたときは、同図内（ｂｌの例でＳ
ｉＮのみが両側に残り、（ｅｌの例ではステンレスが横
のＳｉＮ上に付着し、（ｈｌの例で三面のすべてがエツ
チングされた。
ｉＮのみが両側に残り、（ｅｌの例ではステンレスが横
のＳｉＮ上に付着し、（ｈｌの例で三面のすべてがエツ
チングされた。
かくしてＡｒガスでは物理的なスパツタリングが発生し
て側面に付着するが、ＣＩ”＋ ＋ ０２では試料台の
材質が何であっても、全面がエツチングされ、ＣＨＦ３
＋Ｈ２を用いる（ｈｌの例でも全面がエツチングされる
ことから、酸素が存在すると側面もエツチングされるこ
とが確かめられた。第２図の組合せの中で、（ｂｌに示
される例のみが、側面はエッチ＋ Ｈ２では反応せず、
僅かにスパッタエツチングされ、それが両側面を保護し
、表面のみがエツチングされる原因と考えられる。
て側面に付着するが、ＣＩ”＋ ＋ ０２では試料台の
材質が何であっても、全面がエツチングされ、ＣＨＦ３
＋Ｈ２を用いる（ｈｌの例でも全面がエツチングされる
ことから、酸素が存在すると側面もエツチングされるこ
とが確かめられた。第２図の組合せの中で、（ｂｌに示
される例のみが、側面はエッチ＋ Ｈ２では反応せず、
僅かにスパッタエツチングされ、それが両側面を保護し
、表面のみがエツチングされる原因と考えられる。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第３図（ａｌと（ｂ）は本発明実施例の正面図と側断面
図で、図中、１８は基板（例えばＩｎＰ基板）、１９は
基板１８上に形成された半導体発光素子例えば半導体レ
ーザ、２０は電極、２１はＳｉＮ膜である。このような
半導体レーザ１９が複数個形成されたアレイ状の試料に
ＳｉＮを平行平板型のプラズマＣＶＤ装置を用いて付着
すると、ＳｉＮ膜２１が試料１５の三面に同図（ｂｌに
示される如くに付着する。
図で、図中、１８は基板（例えばＩｎＰ基板）、１９は
基板１８上に形成された半導体発光素子例えば半導体レ
ーザ、２０は電極、２１はＳｉＮ膜である。このような
半導体レーザ１９が複数個形成されたアレイ状の試料に
ＳｉＮを平行平板型のプラズマＣＶＤ装置を用いて付着
すると、ＳｉＮ膜２１が試料１５の三面に同図（ｂｌに
示される如くに付着する。
前記試料１５をテフロンの試料台１４の上に第１図に示
される如く配置し、チャンバ１）をｌＸｌ０−６Ｔｏｒ
ｒにした後、反応ガスとしてＣＨＦ３＋＋（２を導入す
る。ガス量はマスフローコントロールで制御し、圧力を
１〜２Ｐａに調圧する。次いで、高周波を０．３Ｗ／ｃ
ｍ２のエネルギーで加え、放電させエツチングを開始さ
せる。ＳｉＮのエツチングレートは５００人／分程度で
あった。第４図はエツチング後の半導体レーザ１９の側
面図で、電極２０上のＳｉＮ膜のみが除去されているこ
とが示される。かくして、余分なＳｉＮ膜のみは除去さ
れる一方で、保護すべき光放射端面上のＳｉＮ膜２１は
残り、かつ、この保護膜２１によってＲＩＥ中の光放射
端面へのダメージも防止される。なお同図で、２２は半
導体レーザの光照射端面から照射される光である。
される如く配置し、チャンバ１）をｌＸｌ０−６Ｔｏｒ
ｒにした後、反応ガスとしてＣＨＦ３＋＋（２を導入す
る。ガス量はマスフローコントロールで制御し、圧力を
１〜２Ｐａに調圧する。次いで、高周波を０．３Ｗ／ｃ
ｍ２のエネルギーで加え、放電させエツチングを開始さ
せる。ＳｉＮのエツチングレートは５００人／分程度で
あった。第４図はエツチング後の半導体レーザ１９の側
面図で、電極２０上のＳｉＮ膜のみが除去されているこ
とが示される。かくして、余分なＳｉＮ膜のみは除去さ
れる一方で、保護すべき光放射端面上のＳｉＮ膜２１は
残り、かつ、この保護膜２１によってＲＩＥ中の光放射
端面へのダメージも防止される。なお同図で、２２は半
導体レーザの光照射端面から照射される光である。
本発明においては、ＣＨＦ３ ＋ ［２のＨ２量は特に
限定しない。また、（ＢＦａ ＋ Ｈ２） 、 （Ｃ
Ｈ味十Ｈ２） ＋ （ＣＪＬＦ６ ＋ Ｈ２）などの
ガスについても同様の結果が得られ、このことから、分
子および混合ガスのどの状態においても、酸素を含有し
ていないことが重要な条件であることが確認された。
限定しない。また、（ＢＦａ ＋ Ｈ２） 、 （Ｃ
Ｈ味十Ｈ２） ＋ （ＣＪＬＦ６ ＋ Ｈ２）などの
ガスについても同様の結果が得られ、このことから、分
子および混合ガスのどの状態においても、酸素を含有し
ていないことが重要な条件であることが確認された。
試料台はテフロンを用いると最も良いが、六フッ化、ポ
リイミドなども使用可能であることが確かめられた。
リイミドなども使用可能であることが確かめられた。
第４図の例はＳｉＮが両端面に付着した例であるが、第
５図（ａｌに示すように片端面を上向きにしてＳｉＮを
付着するときがあり、その場合上向きになった面の両側
にＳｉＮが図示の如く付着する場合がある。そのときに
は、半導体レーザ１９を同図中）に示す如く配置して片
面のＳｉＮ膜２１（図に破線で示す）を除去し、次いで
半導体レーザをひっくり返して図に実線で示すＳｉＮ膜
２１を上にしてそれを除去する。
５図（ａｌに示すように片端面を上向きにしてＳｉＮを
付着するときがあり、その場合上向きになった面の両側
にＳｉＮが図示の如く付着する場合がある。そのときに
は、半導体レーザ１９を同図中）に示す如く配置して片
面のＳｉＮ膜２１（図に破線で示す）を除去し、次いで
半導体レーザをひっくり返して図に実線で示すＳｉＮ膜
２１を上にしてそれを除去する。
なお、以上の例はＳｉＮの除去の場合について説明した
が、本発明の適用範囲はその場合に限定されるものでな
く、その他の種類の膜の除去の場合にも及ぶものである
。
が、本発明の適用範囲はその場合に限定されるものでな
く、その他の種類の膜の除去の場合にも及ぶものである
。
以上のように本発明によると、半導体発光素子の端面を
カバーする保護膜を同端面に付着しようとするときに端
面以外の部分にも保護膜材質が付着するのであるが、こ
の端面以外の部分に付着した保護膜材質のみの除去がプ
ラズマを用いるＲＩＥによって可能となり、半導体発光
装置の製造歩留りの向上に効果大である。
カバーする保護膜を同端面に付着しようとするときに端
面以外の部分にも保護膜材質が付着するのであるが、こ
の端面以外の部分に付着した保護膜材質のみの除去がプ
ラズマを用いるＲＩＥによって可能となり、半導体発光
装置の製造歩留りの向上に効果大である。
第１図は本発明の方法の実施に用いる装置の断面図、
第２図はエツチング実験結果を説明するための図、
第３図（ａｌと山）は本発明実施例の正面図と側断面図
、 第４図はエツチング終了後の第３図のデバイスの側断面
図、 第５図ｆａｌと（ｂ）は本発明の他の実施例の側断面図
、第６図および第７図はそれぞれ従来例側断面図である
。 図中、 １）はチャンバ、 １２と１３は電極、 １４は試料台、 １５は試料、 １６はガス導入口、 １７はＲＦ電源、 １８は基板、 １９は半導体レーザ、 ２０は電極、 ２１はＳｉＮ膜、 ２２は光 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ミコ 只 へε ｄ円 昭和６３年５月２日
、 第４図はエツチング終了後の第３図のデバイスの側断面
図、 第５図ｆａｌと（ｂ）は本発明の他の実施例の側断面図
、第６図および第７図はそれぞれ従来例側断面図である
。 図中、 １）はチャンバ、 １２と１３は電極、 １４は試料台、 １５は試料、 １６はガス導入口、 １７はＲＦ電源、 １８は基板、 １９は半導体レーザ、 ２０は電極、 ２１はＳｉＮ膜、 ２２は光 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ミコ 只 へε ｄ円 昭和６３年５月２日
Claims (1)
- （１）半導体発光素子（１８）の光放射端面を保護する
保護膜（２０）を付着する際、光放射端面以外の面上の
保護膜材質を除去するにおいて、 前記半導体発光素子の前記三面に対し酸素 （Ｏ＿２）を含まない反応ガスで反応性イオンエッチン
グを施し、光照射端面以外の面の保護膜材質を除去する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP683388A JPH0828549B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP683388A JPH0828549B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183181A true JPH01183181A (ja) | 1989-07-20 |
| JPH0828549B2 JPH0828549B2 (ja) | 1996-03-21 |
Family
ID=11649232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP683388A Expired - Lifetime JPH0828549B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828549B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985370A (en) * | 1987-04-16 | 1991-01-15 | U.S. Philips Corporation | Method of manufacturing semiconductor laser device |
| NL1003940C2 (nl) * | 1995-09-08 | 1998-03-04 | Sharp Kk | Werkwijze en apparaat voor het vervaardigen van een halfgeleider laserinrichting. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085586A (ja) * | 1983-10-17 | 1985-05-15 | Sony Corp | 半導体レ−ザ−の製法 |
-
1988
- 1988-01-18 JP JP683388A patent/JPH0828549B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085586A (ja) * | 1983-10-17 | 1985-05-15 | Sony Corp | 半導体レ−ザ−の製法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985370A (en) * | 1987-04-16 | 1991-01-15 | U.S. Philips Corporation | Method of manufacturing semiconductor laser device |
| NL1003940C2 (nl) * | 1995-09-08 | 1998-03-04 | Sharp Kk | Werkwijze en apparaat voor het vervaardigen van een halfgeleider laserinrichting. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828549B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818532B2 (en) | Method of etching substrates | |
| TWI543255B (zh) | 用於電漿切割半導體晶圓的方法及裝置 | |
| US5972781A (en) | Method for producing semiconductor chips | |
| US5506171A (en) | Method of clean up of a patterned metal layer | |
| US5338398A (en) | Tungsten silicide etch process selective to photoresist and oxide | |
| US5006220A (en) | Electrode for use in the treatment of an object in a plasma | |
| US4919748A (en) | Method for tapered etching | |
| JP6450763B2 (ja) | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 | |
| US20030102286A1 (en) | Surface treatment process | |
| US4687544A (en) | Method and apparatus for dry processing of substrates | |
| US5213650A (en) | Apparatus for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer | |
| TWI579915B (zh) | 用於電漿切割半導體晶圓之方法和設備 | |
| JP2019197899A (ja) | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 | |
| JPH0622222B2 (ja) | 光処理装置 | |
| JPS58168236A (ja) | プラズマ反応装置 | |
| KR100219967B1 (ko) | 화학증기 증착공정에의해 형성된 합금을 증착후 제거하는 금속화학 증기 증착방법 | |
| JPH01183181A (ja) | 半導体装置の製造方法 | |
| US6818564B1 (en) | Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate | |
| US7531842B2 (en) | Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate | |
| JP2650178B2 (ja) | ドライエッチング方法及び装置 | |
| US20210193482A1 (en) | Workpiece processing method | |
| JPS6289882A (ja) | 気相エツチング方法 | |
| US11908741B1 (en) | Protective coating for plasma dicing | |
| KR100319662B1 (ko) | 진공처리방법 및 장치 | |
| Seidman | Formation of three-dimensional structures in the silicon carbide substrates by plasma-chemical etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |