JPH01183206A - amplifier circuit - Google Patents

amplifier circuit

Info

Publication number
JPH01183206A
JPH01183206A JP63007235A JP723588A JPH01183206A JP H01183206 A JPH01183206 A JP H01183206A JP 63007235 A JP63007235 A JP 63007235A JP 723588 A JP723588 A JP 723588A JP H01183206 A JPH01183206 A JP H01183206A
Authority
JP
Japan
Prior art keywords
current
bipolar transistor
collector
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63007235A
Other languages
Japanese (ja)
Other versions
JP2505236B2 (en
Inventor
Hiroshi Kawamoto
弘 川元
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63007235A priority Critical patent/JP2505236B2/en
Publication of JPH01183206A publication Critical patent/JPH01183206A/en
Application granted granted Critical
Publication of JP2505236B2 publication Critical patent/JP2505236B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain the amplification output of a high driving capacity and a wide dynamic range by connecting a load resistance which divides an excess current from a collector in one of bipolar transistors generating a differential couple to a specified position. CONSTITUTION:The load resistance RL which consists of an input circuit part 1 and an output circuit part 2 and which drives the excess current of a mapping output current Ic2 in a current mirror 11 from the collector of a second bipolar transistor Q2 is connected between the collector of the transistor Q2 and the emitter of a bipolar transistor Q10 generating an emitter follower circuit. Since a change in the current which is current-divided into the load resistance RL from the current mirror 11 can be reduced, the action of the current mirror 11 can be held in normal, and the enlargement of the dynamic range is attained with making the most use of a merit that the amplification output of the high driving capacity can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、増幅回路、さらにはビデオ帯域用の増幅器
に適用して有効な技術に関するもので、たとえばビデオ
スイッチ用のIC(半導体集積回路)に利用して有効な
技術に関するものである(昭和56年9月16日発行ラ
ジオ技術社rVTR関連基礎講座」209〜210頁)
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a technology that is effective when applied to amplifier circuits and furthermore, video band amplifiers, such as ICs (semiconductor integrated circuits) for video switches. (Radio Gijutsu Sha rVTR Related Basic Course, published September 16, 1980, pp. 209-210)
.

[従来の技術] たとえば、昭和56年9月16日発行ラジオ技術社rV
TR関連基礎講座」209〜210頁に記載されている
ように、VTR(ビデオ・テープ・レコーダ)などでは
、ビデオ信号のスイッチ操作を行なう部分にIC化され
た広帯域の増幅器を使う。
[Prior art] For example, Radio Gijutsusha rV published on September 16, 1980.
As described in ``TR-Related Basic Course,'' pages 209-210, VTRs (video tape recorders) use IC-based wideband amplifiers in the part that performs video signal switch operations.

本発明者らは、この種の用途に利用するために、本発明
に先立って、次のような増幅回路を開発した。
Prior to the present invention, the present inventors developed the following amplifier circuit for use in this type of application.

第3図は本発明者らによって開発された増幅回路の概要
を示す。
FIG. 3 shows an outline of the amplifier circuit developed by the present inventors.

同図に示す増幅回路は入力回路部1と出力回路部2とか
らなる。
The amplifier circuit shown in the figure consists of an input circuit section 1 and an output circuit section 2.

入力回路部1は、互いに差動対を形成する第1゜第2の
バイポーラトランジスタQl、Q2.カレントミラー1
1、負荷抵抗RLなどによって構成される。カレントミ
ラー11はラテラル構造のpnpバイポーラトランジス
タQ31.Q41によって形成され、第1のバイポーラ
トランジスタQ1のコレクタ電流Iclを所定の比率(
1: 1)で写像してなる電流Ic2を第2のバイポー
ラトランジスタQ2のコレクタに供給する。負荷抵抗R
Lは、第2のバイポーラトランジスタQ2のコレクタに
供給される写像出力電流Ic2のうち、そのコレクタに
流れ込むことのできない余剰電流を分流させる。
The input circuit section 1 includes first and second bipolar transistors Ql, Q2, . current mirror 1
1. It is composed of a load resistor RL, etc. The current mirror 11 is a lateral structure pnp bipolar transistor Q31. Q41, the collector current Icl of the first bipolar transistor Q1 is controlled by a predetermined ratio (
1: A current Ic2 mapped by 1) is supplied to the collector of the second bipolar transistor Q2. Load resistance R
L shunts surplus current that cannot flow into the collector of the mapping output current Ic2 supplied to the collector of the second bipolar transistor Q2.

出力回路部2は、バイポーラトランジスタQ10による
エミッタフォロワ回路などによって構成され、上記第2
のバイポーラトランジスタQ2のコレクタに現われる出
力電圧Vc2をインピーダンス変換して出力する。
The output circuit section 2 is composed of an emitter follower circuit using a bipolar transistor Q10, etc.
The output voltage Vc2 appearing at the collector of the bipolar transistor Q2 is impedance-converted and output.

そのほか、同図において、Vinは増幅回路の入力電圧
、Voutは増幅回路の出力電圧を示す。
In addition, in the figure, Vin indicates the input voltage of the amplifier circuit, and Vout indicates the output voltage of the amplifier circuit.

また、Vccは電源電位、VREFは基準バイアス電位
、GNDは基準電位を示す。
Further, Vcc indicates a power supply potential, VREF indicates a reference bias potential, and GND indicates a reference potential.

上述した増幅回路では、第2のバイポーラトランジスタ
Q2のコレクタ供給電流Ic2が、カレントミラー11
によって、第1のバイポーラトランジスタQ1のコレク
タ電流Iclに応じて増大させられることにより、第2
のバイポーラトランジスタQ2のコレクタから比較的大
きな駆動電流Isを取り出して次段の出力回路部2に入
力させることができるようになっている。これにより、
出力回路部2に十分な駆動電流を与えて駆動能力の高い
増幅出力が得られるようになっている。
In the amplifier circuit described above, the collector supply current Ic2 of the second bipolar transistor Q2 is connected to the current mirror 11.
, the second bipolar transistor Q1 is increased according to the collector current Icl of the first bipolar transistor Q1.
A relatively large drive current Is can be taken out from the collector of the bipolar transistor Q2 and inputted to the output circuit section 2 of the next stage. This results in
A sufficient drive current is applied to the output circuit section 2 to obtain an amplified output with high drive capability.

なお、上述した技術は本発明者らによって検討された技
術であって、公知の技術ではない。
Note that the above-mentioned technique is a technique studied by the present inventors and is not a known technique.

[発明が解決しようとする課題] しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。
[Problems to be Solved by the Invention] However, the inventors have found that the above-mentioned technique has the following problems.

すなわち、第3図に示した回路では、第2のバイポーラ
トランジスタQ2のコレクタから余剰電流を分流させる
負荷抵抗RLが、第2のバイポーラトランジスタQ2の
コレクタと基準バイアス電位VREFの間に接続されて
いる。このため、第2のバイポーラトランジスタQ2の
コレクタに現われる出力電圧Vc2が高くなると、負荷
抵抗RLに分流される電流IRの大きさがカレントミラ
ー11の写像出力電流Ic2の大きさを越えて、カレン
トミラー11が正常に動作できなくなってしまう。
That is, in the circuit shown in FIG. 3, a load resistor RL that shunts surplus current from the collector of the second bipolar transistor Q2 is connected between the collector of the second bipolar transistor Q2 and the reference bias potential VREF. . Therefore, when the output voltage Vc2 appearing at the collector of the second bipolar transistor Q2 increases, the magnitude of the current IR shunted to the load resistor RL exceeds the magnitude of the mapping output current Ic2 of the current mirror 11, and the current mirror 11 will not be able to operate properly.

したがって、第3図に示した回路では、第2のバイポー
ラトランジスタQ2のコレクタから取り出される出力電
圧V c 2の振幅範囲すなわちダイナミックレンジを
大きくとることができず、このことが増幅回路のダイナ
ミックレンジを広げることを妨げる阻害要因となってい
た。
Therefore, in the circuit shown in FIG. 3, it is not possible to increase the amplitude range, that is, the dynamic range, of the output voltage V c 2 taken out from the collector of the second bipolar transistor Q2, and this reduces the dynamic range of the amplifier circuit. This has become an impediment to its expansion.

本発明の目的は、差動対をなすバイポーラトランジスタ
のコレクタ供給電流をカレントミラーによって与えると
いう回路形式の増幅回路にあって、駆動能力の高い増幅
出力が得られるという利点を活かしつつ、そのダイナミ
ックレンジの拡大を可能にする、という技術を提供する
ことにある。
An object of the present invention is to provide an amplifier circuit of circuit type in which the collector supply current of bipolar transistors forming a differential pair is given by a current mirror, and the dynamic range is The goal is to provide technology that enables the expansion of

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては1本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、第1のバイポーラトランジスタのコレクタ電
流を、この第1のバイポーラトランジスタと差動対を形
成する第2のバイポーラトランジスタに写像して供給す
るとともに、第2のバイポーラトランジスタのコレクタ
から余剰電流を分流させる負荷抵抗を、第2のバイポー
ラトランジスタのコレクタと、次段のエミッタフォロワ
を形成するバイポーラトランジスタのエミッタの間に接
続する。というものである。
That is, the collector current of the first bipolar transistor is mapped and supplied to the second bipolar transistor forming a differential pair with the first bipolar transistor, and the surplus current is shunted from the collector of the second bipolar transistor. A load resistor is connected between the collector of the second bipolar transistor and the emitter of the bipolar transistor forming the emitter follower of the next stage. That is what it is.

[作用] 上記した手段によれば、カレントミラーから負荷抵抗に
分流される電流の変化を小さくすることができることに
より、第2のバイポーラトランジスタのコレクタに現わ
れる出力電圧を大きく振幅させても、カレントミラーの
動作を正常に保つことができるようになる。
[Function] According to the above-described means, it is possible to reduce the change in the current shunted from the current mirror to the load resistor, so that even if the output voltage appearing at the collector of the second bipolar transistor has a large amplitude, the current mirror remains unchanged. will be able to maintain normal operation.

これにより、差動対をなすバイポーラトランジスタのコ
レクタ供給電流をカレントミラーによって与えるという
回路形式の増幅回路にあって、駆動能力の高い増幅出力
が得られるという利点を活かしつつ、そのダイナミック
レンジを広げる、という1目的が達成される。
This makes it possible to expand the dynamic range of an amplifier circuit that uses a current mirror to supply the collector current of bipolar transistors forming a differential pair, while taking advantage of the ability to obtain an amplified output with high drive capability. One purpose is achieved.

[実施例] 以下、本発明の好適な実施例を図面に基づいて説明する
[Examples] Hereinafter, preferred embodiments of the present invention will be described based on the drawings.

なお、各図中、同一符号は同一あるいは相当部分を示す
In each figure, the same reference numerals indicate the same or corresponding parts.

第1図は本発明の一実施例による増幅回路を示す。FIG. 1 shows an amplifier circuit according to one embodiment of the present invention.

まず、基本的な構成について説明すると、同図に示す増
幅回路は、第3図に示したものと同様、入力回路部1と
出力回路部2とからなる。
First, the basic configuration will be explained. The amplifier circuit shown in the same figure consists of an input circuit section 1 and an output circuit section 2, similar to the one shown in FIG.

入力回路部1は、互いに差動対を形成する第1゜第2の
バイポーラトランジスタQl、Q2、カレントミラー1
1、負荷抵抗RLなどによって構成される。カレントミ
ラー11はpnpバイポーラトランジスタQ3.Q4に
よって形成され、第1のバイポーラトランジスタQ1の
コレクタ電流Ic1を所定の比率(1: 1)で写像し
てなる電流Ic2を第2のバイポーラトランジスタQ2
のコレクタに供給する。負荷抵抗RLは、第2のバイポ
ーラトランジスタQ2のコレクタに供給される写像出力
電流Ic2のうち、そのコレクタに流れ込むことのでき
ない余剰電流を分流させる。
The input circuit section 1 includes first and second bipolar transistors Ql and Q2, which form a differential pair, and a current mirror 1.
1. It is composed of a load resistor RL, etc. The current mirror 11 is a pnp bipolar transistor Q3. A current Ic2 formed by the collector current Ic1 of the first bipolar transistor Q1 is mapped at a predetermined ratio (1:1) to the second bipolar transistor Q2.
supply to the collector. The load resistor RL shunts surplus current that cannot flow into the collector of the mapping output current Ic2 supplied to the collector of the second bipolar transistor Q2.

出力回路部2は、バイポーラトランジスタQIOによる
エミッタフォロワ回路などによって構成され、上記第2
のバイポーラトランジスタQ2のコレクタに現われる出
力電圧Vc2をインピーダンス変換して出力する。
The output circuit section 2 is composed of an emitter follower circuit using a bipolar transistor QIO, etc.
The output voltage Vc2 appearing at the collector of the bipolar transistor Q2 is impedance-converted and output.

そのほか、同図において、Vinは増幅回路の入力電圧
、V o u tは増幅回路の出力電圧を示す。
In addition, in the figure, Vin indicates the input voltage of the amplifier circuit, and V out indicates the output voltage of the amplifier circuit.

また、Vccは電源電位、GNDは基準電位を示す。Further, Vcc indicates a power supply potential, and GND indicates a reference potential.

以上までの構成により、第1のバイポーラトランジスタ
Q1のコレクタ電流Iclに応じて増大させられる第2
のバイポーラトランジスタQ2のコレクタ供給電流Ic
2の一部を、次段の出力回路部2に駆動電流工8として
入力させることにより、出力回路部2に十分な駆動電流
を与えて駆動能力の高い増幅出力を得ることができるよ
うになっている。
With the configuration described above, the second bipolar transistor Q1 increases in accordance with the collector current Icl of the first bipolar transistor Q1.
Collector supply current Ic of bipolar transistor Q2
By inputting a portion of 2 to the output circuit section 2 in the next stage as the drive current generator 8, it is possible to provide a sufficient drive current to the output circuit section 2 and obtain an amplified output with high drive capability. ing.

ここで、第1図に示した実施例の増幅回路では。Here, in the amplifier circuit of the embodiment shown in FIG.

第2のバイポーラトランジスタQ2のコレクタからカレ
ントミラー11の写像出力電流Ic2を分流させるため
の負荷抵抗RLが、第1のバイポーラトランジスタQ2
のコレクタと、エミッタフォロワ回路を形成するバイポ
ーラトランジスタQ10のエミッタの間に接続されてい
る。
A load resistor RL for shunting the mapping output current Ic2 of the current mirror 11 from the collector of the second bipolar transistor Q2 is connected to the collector of the first bipolar transistor Q2.
and the emitter of a bipolar transistor Q10 forming an emitter follower circuit.

これにより、負荷抵抗RLの両端には、第2のバイポー
ラトランジスタQ2のコレクタに現われる出力電圧Vc
2とVREFの差ではなく、エミッタフォロワ回路を形
成するバイポーラトランジスタQIOのベース・エミッ
タ間電圧VBEが印加されるようになる。このため、負
荷抵抗RLには、上記出力電圧Vc2の大小にかかわら
ず、はぼ一定の電流IRが分流されるようになる。この
結果、上記出力電圧Vc2を電源電位Vccと基準電位
GNDの範囲で大きく振幅させても、カレントミラー1
1の動作を正常に保つことができるようになる。
As a result, the output voltage Vc appearing at the collector of the second bipolar transistor Q2 is applied across the load resistor RL.
Instead of the difference between 2 and VREF, the base-emitter voltage VBE of the bipolar transistor QIO forming the emitter follower circuit is applied. Therefore, a nearly constant current IR is shunted to the load resistor RL regardless of the magnitude of the output voltage Vc2. As a result, even if the output voltage Vc2 has a large amplitude within the range of the power supply potential Vcc and the reference potential GND, the current mirror 1
1 will be able to maintain normal operation.

以上のようにして、第1図に示した実施例の増幅回路で
は、差動対をなすバイポーラトランジスタQl、Q2の
一方のコレクタ供給電流をカレントミラー11によって
与えるという回路形式によって、駆動能力の高い増幅出
力が得られるととも・に、広いダイナミックレンジを得
ることもできるようになっている。
As described above, the amplifier circuit of the embodiment shown in FIG. In addition to providing amplified output, it is also possible to obtain a wide dynamic range.

第2図は本発明のさらに好適な実施例による増幅回路を
示す。
FIG. 2 shows an amplifier circuit according to a further preferred embodiment of the invention.

同図に示す増幅回路はビデオスイッチ用ICとして形成
された広帯域増幅回路であって、npnバイポーラトラ
ンジスタQl、Q2.Q5.Q6゜Ql、Q9.QIO
1pnpバイポーラトランジスタQ3.Q4.Q8.Q
ll、抵抗RL、R1〜R4などを用いて構成されてい
る。ここで、pnpおよびnpnの両バイポーラトラン
ジスタは共に縦型構造のものが使用されている。
The amplifier circuit shown in the figure is a wideband amplifier circuit formed as a video switch IC, and includes npn bipolar transistors Ql, Q2. Q5. Q6゜Ql, Q9. QIO
1pnp bipolar transistor Q3. Q4. Q8. Q
ll, resistors RL, R1 to R4, and the like. Here, both the pnp and npn bipolar transistors have a vertical structure.

同図において、Ql、Q2は差動対を構成する。In the figure, Ql and Q2 constitute a differential pair.

Qlは入力電圧Vinによって導通駆動され、Q2はQ
lに対して相補的に導通駆動される。
Ql is driven into conduction by the input voltage Vin, and Q2 is
It is driven to conduct in a complementary manner to l.

Q3.Q4はカレントミラー11を形成する。Q3. Q4 forms a current mirror 11.

このカレントミラー11によって、Qlのコレクタ電流
を所定の比(1: 1)で写像してなる電流がQ2のコ
レクタに供給されるようになっている。
This current mirror 11 supplies a current obtained by mapping the collector current of Ql at a predetermined ratio (1:1) to the collector of Q2.

Q5とR1、Q6とR2、Q9とR4はそれぞれ、所定
の制御電圧Veによって定められる電流を流す定電流回
路を形成する。
Q5 and R1, Q6 and R2, and Q9 and R4 each form a constant current circuit that flows a current determined by a predetermined control voltage Ve.

抵抗R3は、QlとQ2による差動対の等測的な相互コ
ンダクタンスを定める。
Resistor R3 defines the isometric transconductance of the differential pair of Ql and Q2.

QIOとQllは、npnとpnpの相補プッシュプル
型回路による出力段を構成する。この場合、npnバイ
ポーラトランジスタであるQ10は、Q2のコレクタに
現われる出力電圧Vc2をインピーダンス変換して出力
するエミッタフォロワ回路を形成する。また、pnpバ
イポーラトランジスタであるQllも一種のエミッタフ
ォロワ回路を形成する。このQllは−Q7.Q8によ
り、Q10に対して相補的に駆動される。
QIO and Qll constitute an output stage of npn and pnp complementary push-pull type circuits. In this case, Q10, which is an npn bipolar transistor, forms an emitter follower circuit that converts the impedance of the output voltage Vc2 appearing at the collector of Q2 and outputs it. Qll, which is a pnp bipolar transistor, also forms a kind of emitter follower circuit. This Qll is -Q7. It is driven by Q8 complementary to Q10.

Qlは、Q2のコレクタに現われる出力電圧Vc2をエ
ミッタフォロワ動作によってQ8のエミッタ側に伝達す
る。Q8は、そのエミッタ側に伝達される電圧が低下す
ると、Qllからベース電流を引き出すように動作する
。これにより、Qllが、Q10に対して相補的に駆動
されるようになっている。つまり、QIOとQllはB
駆動作によるプッシュプル型のリニア出力回路を構成す
るようになっている。
Ql transmits the output voltage Vc2 appearing at the collector of Q2 to the emitter side of Q8 by emitter follower operation. Q8 operates to draw base current from Qll when the voltage transmitted to its emitter decreases. Thereby, Qll is driven complementary to Q10. In other words, QIO and Qll are B
A push-pull type linear output circuit is configured by driving operation.

負荷抵抗であるRLは、Q2のコレクタとQ10のエミ
ッタの間に接続され、この状態にて、Q2のコレクタか
らカレントミラー11の写像出力電流Ic2の余剰分を
分流させる。
A load resistor RL is connected between the collector of Q2 and the emitter of Q10, and in this state, the surplus of the mapping output current Ic2 of the current mirror 11 is shunted from the collector of Q2.

さらに、実施例では、QIOとQllの共通エミッタ接
続点から取り出される出力電圧VoutがQ2のベース
に帰還されている。これにより、増幅回路の全体利益が
1 (Vou t/Vi n=1)に設定されていて、
広帯域のビデオ信号をインピーダンス変換しながら入力
側から出力側へ一方的に伝達させるビデオスイッチが構
成されている。
Furthermore, in the embodiment, the output voltage Vout taken out from the common emitter connection point of QIO and Qll is fed back to the base of Q2. As a result, the overall profit of the amplifier circuit is set to 1 (Vout/Vin=1),
A video switch is configured that unilaterally transmits a wideband video signal from an input side to an output side while converting impedance.

さらに、第2図に示した実施例の増幅回路では、第1図
に示したものと同様、高酩動能力と広いダイナミックレ
ンジが得ら九ることに加えて、npnとpnpのいずれ
のバイポーラトランジスタも縦型構造としたことにより
、動作速度が速められて非常に広帯域の伝達特性が得ら
れるようになっている。
Furthermore, the amplifier circuit according to the embodiment shown in FIG. By adopting a vertical structure for the transistor, the operating speed is increased and transmission characteristics over a very wide band can be obtained.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、カレントミラ
ー11などはMOSトランジスタで構成することもでき
る。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, the current mirror 11 and the like can be constructed from MOS transistors.

以上の説明では主として本発明者によってなさ、れた発
明をその背景となった利用分野であるビデオスイッチ用
の増幅回路に適用した場合について説明してきたが、そ
れに限定されるものではなく。
The above explanation has mainly been about the case where the invention made by the present inventor is applied to an amplifier circuit for a video switch, which is the background field of application, but the invention is not limited thereto.

たとえばカウンタの前置増幅器などのように、ビデオ信
号以外の広帯域信号を取り扱う用途にも適用できる。
For example, it can be applied to applications that handle wideband signals other than video signals, such as a preamplifier for a counter.

[発明の効果] 本顕において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this invention are briefly explained below.

すなわち、高駆動能力の増幅出力と広いダイナミックレ
ンジとを得ることができる。という効果が得られる。
That is, it is possible to obtain an amplified output with high driving ability and a wide dynamic range. This effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による増幅回路の概要を示す
図、 第2図は本発明のさらに好適な実施例による増幅回路を
示す図、 第3図は本発明に先立って検討された増幅回路を示す図
である。 1・・・・入力回路部、11・・・・カレントミラー。 2・・・・出力回路部、Ql、Q2・・・・差動対を形
成する縦型構造のnpnバイポーラトランジスタ、QI
O・・・・出力回路部にてエミッタフォロワ回路を形成
する縦型構造のnpnバイポーラトランジスタ、Qll
・・・・QIOに対して相補的に動作する縦型構造のp
npバイポーラトランジスタ、RL・・・・負荷抵抗、
VREF・・・・基準バイアス電位。
FIG. 1 is a diagram showing an outline of an amplifier circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing an amplifier circuit according to a more preferred embodiment of the present invention, and FIG. 3 is a diagram showing an outline of an amplifier circuit according to an embodiment of the present invention. FIG. 3 is a diagram showing an amplifier circuit. 1...Input circuit section, 11...Current mirror. 2... Output circuit section, Ql, Q2... NPN bipolar transistor with vertical structure forming a differential pair, QI
O... Vertical structure npn bipolar transistor that forms an emitter follower circuit in the output circuit section, Qll
・・・・P of vertical structure that operates complementary to QIO
np bipolar transistor, RL...load resistance,
VREF...Reference bias potential.

Claims (1)

【特許請求の範囲】 1、入力回路部と出力回路部を有し、入力回路部は、互
いに差動対を形成する第1、第2のバイポーラトランジ
スタと、第1のバイポーラトランジスタのコレクタ電流
を写像して第2のバイポーラトランジスタのコレクタに
供給するカレントミラーと、このカレントミラーの写像
出力電流から余剰電流を分流させる負荷抵抗を有し、出
力回路部は上記第2のバイポーラトランジスタのコレク
タに現われる出力電圧をインピーダンス変換して出力す
るエミッタフォロワ回路を有し、さらに、上記負荷抵抗
が、第2のバイポーラトランジスタのベースと、エミッ
タフォロワ回路を形成するバイポーラトランジスタのエ
ミッタとの間に接続されていることを特徴とする増幅回
路。 2、出力回路部の出力が第2のバイポーラトランジスタ
のベースに帰還されていることを特徴とする特許請求の
範囲第1項記載の増幅回路。 3、出力回路部が、npnバイポーラトランジスタとp
npバイポーラトランジスタの相補プッシュプル型回路
によって構成されていることを特徴とする特許請求の範
囲第1項または第2項記載の増幅回路。 4、出力回路部が、npnバイポーラトランジスタとp
npバイポーラトランジスタの相補プッシュプル型回路
によって構成されているとともに両トランジスタが共に
縦型構造のバイポーラトランジスタであることを特徴と
する特許請求の範囲第1項から第3項までのいずれかに
記載の増幅回路。
[Claims] 1. It has an input circuit section and an output circuit section, and the input circuit section has first and second bipolar transistors that form a differential pair with each other, and a collector current of the first bipolar transistor. It has a current mirror that maps and supplies the current to the collector of the second bipolar transistor, and a load resistor that shunts surplus current from the mapped output current of this current mirror, and the output circuit section appears at the collector of the second bipolar transistor. It has an emitter follower circuit that converts the output voltage into impedance and outputs it, and further, the load resistor is connected between the base of the second bipolar transistor and the emitter of the bipolar transistor forming the emitter follower circuit. An amplifier circuit characterized by: 2. The amplifier circuit according to claim 1, wherein the output of the output circuit section is fed back to the base of the second bipolar transistor. 3. The output circuit section consists of an npn bipolar transistor and a p
3. The amplifier circuit according to claim 1, wherein the amplifier circuit is constituted by a complementary push-pull type circuit of np bipolar transistors. 4. The output circuit section consists of an npn bipolar transistor and a p
Claims 1 to 3 are characterized in that the transistor is constituted by a complementary push-pull type circuit of np bipolar transistors, and both transistors are bipolar transistors having a vertical structure. Amplification circuit.
JP63007235A 1988-01-14 1988-01-14 Amplifier circuit Expired - Lifetime JP2505236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63007235A JP2505236B2 (en) 1988-01-14 1988-01-14 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63007235A JP2505236B2 (en) 1988-01-14 1988-01-14 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH01183206A true JPH01183206A (en) 1989-07-21
JP2505236B2 JP2505236B2 (en) 1996-06-05

Family

ID=11660331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63007235A Expired - Lifetime JP2505236B2 (en) 1988-01-14 1988-01-14 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP2505236B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017680A (en) * 2012-07-10 2014-01-30 New Japan Radio Co Ltd Operational amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017680A (en) * 2012-07-10 2014-01-30 New Japan Radio Co Ltd Operational amplifier

Also Published As

Publication number Publication date
JP2505236B2 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
JPS6142965B2 (en)
JPH02162812A (en) Complementary current mirror
JPS63240109A (en) Differential amplifier
JP2869664B2 (en) Current amplifier
JPS6212692B2 (en)
US7113041B2 (en) Operational amplifier
JPH0626287B2 (en) Amplifier
JPH01183206A (en) amplifier circuit
JPH0787314B2 (en) amplifier
JPS6223483B2 (en)
JP2711411B2 (en) Operational amplifier circuit
KR0161364B1 (en) A high-input impedance circuit and semiconductor device
JPH0257372B2 (en)
JPS6123689B2 (en)
JP2623954B2 (en) Variable gain amplifier
JPH08222971A (en) Operational amplifier
JP2902277B2 (en) Emitter follower output current limiting circuit
JP3221058B2 (en) Rectifier circuit
JPH0258911A (en) Power amplifier circuit
JPH0212049B2 (en)
JPH03284004A (en) Emitter-follower circuit
JPH0441610Y2 (en)
JPH0346574Y2 (en)
JPH02122708A (en) Amplifier
JP2557398B2 (en) Amplifier circuit